【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种轻掺杂漏区的形成方法。
技术介绍
1、28nm技术节点的hk ldd(高介电常数轻掺杂漏区)不同层次的离子注入独立进行；多阈值电压产品需求量大，导致imp(离子注入)机台产能严重不足。
2、轻掺杂漏区光刻机台工作中，光刻胶层在被imp轰击后去除能力变差，容易导致衬底表面受到影响，造成imp注入均匀性差，导致器件性能较差。
3、为解决上述问题，需要提出一种新型的轻掺杂漏区的形成方法。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种轻掺杂漏区的形成方法，用于解决现有技术中多阈值电压产品需求量大，导致imp(离子注入)机台产能严重不足，且光刻胶层在被离子注入轰击后去除能力变差，容易导致衬底表面受到影响，造成离子注入注入均匀性差的问题。
2、为实现上述目的及其他相关目的，本专利技术提供一种轻掺杂漏区的形成方法，包括：
3、步骤一、重新出版各器件中阈值电压最小的所述器件的轻掺杂漏区光罩，所述轻掺杂漏区光罩作为轻掺杂工艺中的首层光罩，其用于定义出各所述器件的共源注入区；
4、步骤二、在对各所述器件进行离子注入时，形成覆盖各所述器件的光刻胶层，利用所述首层光罩打开各所述器件轻掺杂漏区上的所述光刻胶层，之后进行所有所述器件的共源离子注入，去除剩余的所述光刻胶层；
5、步骤三、调整之后离子注入的剂量，利用多次离子注入使得各所述器件中所述轻掺杂漏区的掺杂浓度为所需值。
6、优选地，步骤一中的所述器件为nmos器件。
7、优选地，步骤一中的所述器件包括低压器件、中压器件和高压器件。
8、优选地，步骤一中的所述器件形成于衬底上。
9、优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
10、优选地，步骤二、三中的所述离子注入的离子类型包括ge、c、ln、bf2、as中的至少一种。
11、优选地，步骤二中利用灰化工艺和湿法清洗的方法去除所述光刻胶层。
12、优选地，步骤三中还包括利用halo注入工艺的方法形成轻掺杂漏区晕环。
13、优选地，步骤三中按照halo总和不变原则调整之后离子注入的剂量。
14、优选地，所述方法的产能提高25％至35％，制得的所述nmos器件性能提升1％至2％。
15、如上所述，本专利技术的轻掺杂漏区的形成方法，具有以下有益效果：
16、本专利技术能够在不增加光刻层次和额外花费的情况下，提高产能，且离子注入总量减少，轻掺杂漏区表面整体情况变好，从而提高器件性能。
本文档来自技高网...【技术保护点】
1.一种轻掺杂漏区的形成方法，其特征在于，至少包括：
2.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述器件为NMOS器件。
3.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述器件包括低压器件、中压器件和高压器件。
4.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述器件形成于衬底上。
5.根据权利要求4所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
6.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤二、三中的所述离子注入的离子类型包括Ge、C、ln、BF2、As中的至少一种。
7.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤二中利用灰化工艺和湿法清洗的方法去除所述光刻胶层。
8.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤三中还包括利用Halo注入工艺的方法形成轻掺杂漏区晕环。
9.根据权利要求8所述的轻掺杂漏区的形成方法，
10.根据权利要求2所述的轻掺杂漏区的形成方法，其特征在于：所述方法的产能提高25％至35％，制得的所述NMOS器件性能提升1％至2％。
...【技术特征摘要】
1.一种轻掺杂漏区的形成方法，其特征在于，至少包括：
2.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述器件为nmos器件。
3.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述器件包括低压器件、中压器件和高压器件。
4.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述器件形成于衬底上。
5.根据权利要求4所述的轻掺杂漏区的形成方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
6.根据权利要求1所述的轻掺杂漏区的形成方法，其特征在于：步骤二、三中...
【专利技术属性】
技术研发人员：傅文钊，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。