【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种全耗尽型绝缘层上硅(fdsoi)mosfet的源漏外延层的制造方法。
技术介绍
1、fdsoi pmos的源漏区采用锗硅外延技术来提高空穴迁移率和饱和电流。在前期工艺过程中，浅沟槽隔离(sti)边界经常出现一定程度的锗硅无生长现象，也即产生了锗硅收缩(shrinkage)；严重时会造成后续ct扎穿，影响良率。
2、如图1a至图1b所示，是现有fdsoi pmos的源漏外延层的制造方法各步骤中的器件结构示意图；现有fdsoi pmos的源漏外延层通常采用锗硅材料形成，现有fdsoi pmos的源漏外延层的制造方法包括如下步骤：
3、步骤一、如图1a所示，提供fdsoi衬底，所述fdsoi衬底包括底部硅层101、氧化硅埋层102和顶部硅层103，所述氧化硅埋层102位于所述底部硅层101和所述顶部硅层103之间。
4、在所述fdsoi衬底上形成浅沟槽隔离104，所述浅沟槽隔离104定义出有源区，所述浅沟槽隔离104会使所述有源区的边缘处的所述顶部硅层103损耗。虚线圈106所示区域中的所述顶部硅层103的厚度会减薄，表示所述顶部硅层103产生了损耗。
5、步骤二、如图1a所示，打开pmos的源漏区的形成区域。图1a中显示了的区域为所述pmos的源漏区的形成区域。
6、步骤三、如图1b所示，进行外延生长依次形成源漏锗硅外延籽晶层1051、源漏锗硅外延主体层1052和源漏锗硅外延盖帽层1053，由所述源漏锗硅外延籽晶层10
7、现有中，步骤三至步骤五的工艺流程能表示为：
8、s1、dep l1：低ge/b浓度seed层；
9、s2、dep l2：高ge/b浓度bulk层；
10、s3、dep l3：无ge高b浓度cap层。
11、其中，dep表示沉积工艺即外延生长工艺，seed层表示所述源漏锗硅外延籽晶层1051，bulk层表示所述源漏锗硅外延主体层1052，cap层表示所述源漏锗硅外延盖帽层1053。同时采用l1、l2和l3表示所述源漏外延层105的3个叠加层，也分别对应于所述源漏锗硅外延籽晶层1051、所述源漏锗硅外延主体层1052和所述源漏锗硅外延盖帽层1053。
12、dep l1表示第一层外延层即所述源漏锗硅外延籽晶层1051的生长，dep l2表示第二层外延层即所述源漏锗硅外延主体层1052的生长，dep l3表示第三层外延层即所述源漏锗硅外延盖帽层1053的生长。
13、ge和b的掺杂浓度分别用高和低限定，高对应的掺杂浓度大于低对应的掺杂浓度，由于b掺杂为p型掺杂，高b浓度则表示p+掺杂。
14、低ge/b浓度seed层表示所述源漏锗硅外延籽晶层1051的ge和b的掺杂浓度都较低。
15、高ge/b浓度bulk层表示所述源漏锗硅外延主体层1052的ge和b的掺杂浓度都较高。
16、无ge高b浓度cap层表示所述源漏锗硅外延盖帽层1053的不包括ge以及b的掺杂浓度较高。
17、现有方法容易产生锗硅shrinkage缺陷，如虚线圈107所示，虚线圈107的区域中不会形成所述源漏外延层105，收缩的宽度采用d102表示。所述源漏外延层105的尺寸缩小，会影响器件的性能。而且，在源漏区的顶部形成接触孔时，接触孔容易在虚线圈107的区域中穿过所述氧化硅埋层102。
18、和图1a对比可知，图1b中虚线圈107所对应的区域和图1b中虚线圈106所示区域中的所述顶部硅层103的损耗相关，而且，在进行dep l1时，由于所述源漏锗硅外延籽晶层1051会进行ge和b的掺杂，刻蚀效应较大，图1a的虚线圈106所示区域中的硅材料容易被进一步完全损耗，这样底部的所述氧化硅埋层102会完全暴露出来，而所述氧化硅埋层102的表面是无法生长所述源漏锗硅外延籽晶层1051，故最后会得到图1b中虚线圈107所示的收缩区域。
19、另外，通过实验，查看前层(pre-layer)发现，在到达锗硅外延时，靠近sti边界的表面si损耗最大，留下的表面si厚度最薄，缺陷最多，不利于锗硅的初始生长；如图4a所示，是图1a对应的照片；图4a中，底部硅层单独采用标记101a表示、氧化硅埋层单独采用标记102a表示，顶部硅层单独采用标记103a表示，浅沟槽隔离单独采用标记104a表示，虚线圈106a对应于有源区的边缘区域，和图1a中的虚线圈106的区域相对应，可以看出，虚线圈106a中的顶部硅层103a的厚度被损耗。
20、另外，现有锗硅生长方法包括seed/bulk/cap共3层，其中第一层seed就有ge/b掺杂，相对刻蚀气体也会通入较多，易造成靠近sti边界的表面si损耗进一步加剧，从而长不出seed层，后续也长不出bulk和cap。
21、如图4b所示，是图1b对应的照片；源漏外延层单独采用标记105a表示，虚线圈107a和图1b中的虚线圈107相对应，可以看出，虚线圈107a中没有形成源漏外延层105a，也即源漏外延层105a产生了收缩。
技术实现思路
1、本专利技术所要解决的技术问题是提供一种fdsoi mosfet的源漏外延层的制造方法，能防止源漏外延层缩小并从而提升器件性能。
2、为解决上述技术问题，本专利技术提供的fdsoi mosfet的源漏外延层的制造方法包括如下步骤：
3、步骤一、提供fdsoi衬底，所述fdsoi衬底包括底部半导体层、绝缘介质埋层和顶部半导体层，所述绝缘介质埋层位于所述底部半导体层和所述顶部半导体层之间。
4、在所述fdsoi衬底上形成浅沟槽隔离，所述浅沟槽隔离定义出有源区，所述浅沟槽隔离会使所述有源区的边缘处的所述顶部半导体层损耗。
5、步骤二、打开mosfet的源漏区的形成区域。
6、步骤三、进行第一次外延生长形成第一纯硅外延层，在所述mosfet的源漏区的形成区域，所述第一纯硅外延层叠加在所述顶部半导体层的表面上；所述第一纯硅外延层为非掺杂的纯硅结构，所述纯硅结构减少所述第一次外延生长的刻蚀效应并从而实现对所述顶部半导体层的损耗进行修复，所述第一次外延生长的刻蚀效应的减少同时在所述顶部半导体层外部的所述浅沟槽隔离表面上产生多晶硅颗粒。
7、步骤四、进行第一次刻蚀工艺以去除所述多晶硅颗粒。
8、步骤五、进行外延生长依次形成第二源漏外延籽晶层、第三源漏外延主体层和第四源漏外延盖帽层，由所述第一纯硅外延层、所述第二源漏外延籽晶层、所述第三源漏外延主体层和所述第四源漏外延盖帽层叠加形成源漏外延层。
9、所述第二源漏外延籽晶层形成在所述第一纯硅外延层的表面，利用所述第一纯硅外延层对所述顶部半导体层的损耗进行了修复的特点，使所述第二源漏外延籽晶层在所述本文档来自技高网...
【技术保护点】
1.一种FDSOI MOSFET的源漏外延层的制造方法，其特征在于，包括如下步骤：
2.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述底部半导体层的材料包括硅或锗。
3.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述绝缘介质埋层的材料包括氧化硅，高介电常数材料。
4.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述顶部半导体层的材料包括硅或锗。
5.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：步骤二中，MOSFET包括PMOS，打开的区域为PMOS的源漏区的形成区域。
6.如权利要求5所述的FDSOI混合区域的外延生长方法，其特征在于：步骤二之前，在所述FDSOI衬底形成了所述PMOS的第一栅极结构；
7.如权利要求5所述的FDSOI混合区域的外延生长方法，其特征在于：步骤三中，所述第一纯硅外延层的厚度为
8.如权利要求6所述的FDSOI混合区域的外延生长方法，其特征在于：在所述第一栅极结构的侧面还形成有侧墙以及在
9.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：步骤四中，所述第一次刻蚀工艺对所述多晶硅颗粒的刻蚀速率大于对所述第一纯硅外延层的刻蚀速率。
10.如权利要求5所述的FDSOI混合区域的外延生长方法，其特征在于：所述第二源漏外延籽晶层为掺硼锗硅外延层，所述第三源漏外延主体层为掺硼锗硅外延层，所述第四源漏外延盖帽层为掺硼硅外延层；
11.如权利要求10所述的FDSOI混合区域的外延生长方法，其特征在于：所述第二源漏外延籽晶层、所述第三源漏外延主体层和所述第四源漏外延盖帽层中硼掺杂采用在位掺杂形成。
12.如权利要求11所述的FDSOI混合区域的外延生长方法，其特征在于：步骤三中的所述第一次外延生长的压强大于步骤五中形成所述第二源漏外延籽晶层、所述第三源漏外延主体层和所述第四源漏外延盖帽层的外延生长的压强。
13.如权利要求6所述的FDSOI混合区域的外延生长方法，其特征在于：所述第一栅极结构包括依次叠加的栅介质层和栅极导电材料层。
...【技术特征摘要】
1.一种fdsoi mosfet的源漏外延层的制造方法，其特征在于，包括如下步骤：
2.如权利要求1所述的fdsoi混合区域的外延生长方法，其特征在于：所述底部半导体层的材料包括硅或锗。
3.如权利要求1所述的fdsoi混合区域的外延生长方法，其特征在于：所述绝缘介质埋层的材料包括氧化硅，高介电常数材料。
4.如权利要求1所述的fdsoi混合区域的外延生长方法，其特征在于：所述顶部半导体层的材料包括硅或锗。
5.如权利要求1所述的fdsoi混合区域的外延生长方法，其特征在于：步骤二中，mosfet包括pmos，打开的区域为pmos的源漏区的形成区域。
6.如权利要求5所述的fdsoi混合区域的外延生长方法，其特征在于：步骤二之前，在所述fdsoi衬底形成了所述pmos的第一栅极结构；
7.如权利要求5所述的fdsoi混合区域的外延生长方法，其特征在于：步骤三中，所述第一纯硅外延层的厚度为
8.如权利要求6所述的fdsoi混合区域的外延生长方法，其特征在于：在所述第一栅极结构的侧面还形成有侧墙以及在所述第一栅极结...
【专利技术属性】
技术研发人员：洪佳琪，谭俊，颜强，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。