【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别是涉及一种高压(hv)器件；本专利技术还涉及一种hv器件的制造方法。
技术介绍
1、作为第三代的显示技术的有机发光二极管(oled)是一种电流注入复合发光型，主要优点是高亮度，高对比度，宽视角，响应速度快，低工作电压，适应性强，能量转换效率高，制作工艺简单等，由于oled巨大的技术优势和应用前景，因此受到学术界和产业界的广泛关注。
2、oled属于电流驱动型，oled的电流密度依赖于两端的驱动电压，电压越高，电流密度越大。在长时间的使用过程中，oled器件本身会老化，其电压，电流密度，发光亮度之间的关系不一直保持恒定。oled器件的老化，最直接的表现就行oled开启电压上升以及发光效率的降低。为维持相同的发光亮度，就必须增加流过的oled电流，所以在oled中需要高压器件来实现大电流的功能。
3、另一方面，oled内部的存储模块有限，必须选取外部的存储器对图像数据进行存储。静态存储器(sram)由于高的读写速度，和在加电的情况下不用进行刷新操作就能保持数据成为oled中常用的存储器。
4、oled随着逻辑器件技术节点的进步，结合先进技术节点的oled技术正在持续开发，目前最先进的量产技术节点是结合28纳米高介电材料金属栅极(28hv metal gate，28hv mg)的技术,其可利用先进节点的高性能，和低电压。28hv mg技术中，需要融合低压sram和高压驱动器件，而高压需要厚的氧化硅作为栅介质层，较厚的栅介质层会影响金属栅极(metal gat
5、为了与metal gate技术兼容，会对高压区域(hv)进行有源区的回刻(recess)，然后生长厚氧化硅，使其与有源区高度尽量一致，便于后续工艺开发。如图1a至图1c所示，是现有hv器件的制造方法中形成栅介质层的各步骤中的器件结构示意图；现有hv器件的制造方法中形成栅介质层的各步骤包括：
6、如图1a所示，提供半导体衬底101，在半导体衬底101上形成有浅沟槽隔离102，所述浅沟槽隔离102所围区域中的所述半导体衬底101为有源区。
7、在所述半导体衬底101表面形成硬质掩膜层103，所述硬质掩膜层103的材料包括氮化硅。
8、进行光刻工艺形成光刻胶图形104，光刻胶图形104采用栅极导电材料层的光罩进行定义，故所述光刻胶图形104所打开的区域为栅极导电材料层的形成区域。
9、如图1b所示，进行所述光刻胶图形104所打开区域中的半导体衬底101进行刻蚀形成沟槽105，沟槽105形成于所述光刻胶图形104和浅沟槽隔离102之间的有源区的相交区域。
10、如图1c所示，在所述沟槽105中填充介质层如氧化硅形成栅介质层。
11、28纳米工艺的高压器件(hv)中使用场区域扩散工艺(field diffusion drain)结构，对称结构中源漏极端都包含浅沟槽隔离结构(sti),非对称结构中仅在漏极端场扩散区域中具有sti，当器件打开时，导通电流从sti附近经过并进行传输，在栅极和漏端同时施加高电压时，工作的初期栅极下方sti的顶角容易捕获(trap)沟道中的空穴，使电流增加，开态电阻下降，随工作时间增加，靠近漏极的sti的顶角处捕获电子，使其对应的电流下降，开态电阻增加，使器件工作不稳定如图2所示。这种影响主要是由于栅极和漏极高压时，电流更靠近si/sio2界面导致的碰撞电离和垂直电场分布引起，包括：在栅极和漏极同时高压时:
12、(a).由碰撞电离仿真可知，在栅极下方的sti的顶角处和靠近漏端的sti的顶角处碰撞电离强。
13、(b).由沿sti的垂直电场仿真可知，电场强度为负值表示利于空穴注入，栅极下方的最强电场位于sti的顶角上且该处的最强电场为负值，故栅极下方sti的顶角容易捕获沟道中的空穴；靠近漏极的最强电场强度在sti的边缘且该处的最强电场为正值，故在靠近漏极的sti的边缘处容易捕获电子。
14、如图2a所示，是现有hv器件的版图；如图2b所示，是现有hv器件的沿图2a中的a1a2线的剖面图；如图2c所示，是现有hv器件的沿图2a中的b1b2线的剖面图；图2c中，现有hv器件以非对称结构以及n型器件为例进行说明，现有hv器件包括：
15、栅介质层208，所述栅介质层208形成于沟槽211中，所述沟槽211通过对所述半导体衬底201进行刻蚀形成，所述栅介质层208的顶部表面和所述半导体衬底201的顶部表面相平。
16、在所述栅介质层208的表面形成有栅极导电材料层209。在所述栅极导电材料层209的侧面还形成有侧墙210。
17、所述栅介质层208的材料包括氧化硅。
18、所述栅极导电材料层209包括金属栅。
19、在所述半导体衬底201上形成有第二导电类型掺杂的第一高压阱区203。
20、漏端结构形成于所述栅介质层208的第一侧面外的所述第一高压阱区203中，源端结构形成于所述栅介质层208的第二侧面外的所述第一高压阱区203中。
21、所述漏端结构包括第一导电类型掺杂的漏端高压扩散区204a、漏端浅沟槽隔离202a和第一导电类型重掺杂的漏区206a。
22、所述漏端高压扩散区204a形成于所述第一高压阱区203中，所述漏端浅沟槽隔离202a位于所述漏端高压扩散区204a中，所述漏端浅沟槽隔离202a的第二侧面和所述沟槽211的第一侧面对齐；所述漏端浅沟槽隔离202a的深度大于所述沟槽211的深度；所述栅极导电材料层209的第一侧面还延伸到所述漏端浅沟槽隔离202a的表面上。
23、所述漏区206a形成于所述漏端浅沟槽隔离202a的第一侧面外的所述漏端高压扩散区204a的表面区域中。
24、所述源端结构包括源端高压扩散区204b和第一导电类型重掺杂的源区206b，所述源端高压扩散区204b形成于所述第一高压阱区203中，所述源区206b形成于所述源端高压扩散区204b的表面区域中。
25、所述栅介质层208的第一侧面延伸到所述漏端高压扩散区204a中，所述栅介质层208的第二侧面延伸到所述源端高压扩散区204b中；沟道区由位于所述栅介质层208底部的所述第一高压阱区203组成。
26、现有方法中，所述沟槽211的刻蚀区域采用所述栅极导电材料层209的光罩定义。如图2a所示，在半导体衬底201中形成有多个浅沟槽隔离202，通过所述浅沟槽隔离202定义出多个有源区，所述浅沟槽隔离202的形成区域为白色区域，各所述有源区分别如标本文档来自技高网...
【技术保护点】
1.一种HV器件，其特征在于，包括：
2.如权利要求1所述的HV器件，其特征在于：所述第一沟槽和所述第二沟槽采用相同的刻蚀工艺同时形成。
3.如权利要求2所述的HV器件，其特征在于：所述半导体衬底中通过浅沟槽隔离定义出有源区，所述有源区为所述浅沟槽隔离所围绕区域的所述半导体衬底组成；
4.如权利要求3所述的HV器件，其特征在于：所述第二介质层和所述栅介质层采用相同的工艺同时形成。
5.如权利要求4所述的HV器件，其特征在于：所述栅介质层的材料包括氧化硅或高介电常数。
6.如权利要求5所述的HV器件，其特征在于：所述栅极导电材料层包括金属栅。
7.如权利要求1所述的HV器件，其特征在于：HV器件为非对称性结构，所述源区和所述栅介质层的第二侧面自对准；
8.如权利要求1所述的HV器件，其特征在于：在所述HV器件的外周的所述第一高压阱区中还形成有第二导电类型掺杂的周边高压扩散区，在所述周边高压扩散区的表面形成有第二导电类型重掺杂的衬底引出区，所述衬底引出区和所述源区电连接。
9.一种HV器件
10.如权利要求9所述的HV器件的制造方法，其特征在于：步骤二中所述第一沟槽和所述第二沟槽采用相同的工艺同时形成。
11.如权利要求10所述的HV器件的制造方法，其特征在于：步骤一中，所述半导体衬底中通过浅沟槽隔离定义出有源区，所述有源区为所述浅沟槽隔离所围绕区域的所述半导体衬底组成；所述漏端浅沟槽隔离为位于所述漏端结构的形成区域中的所述浅沟槽隔离，所述沟道区所位于的有源区为第一有源区，所述第一有源区的第一侧面由所述漏端浅沟槽隔离的第二侧面定义；
12.如权利要求10所述的HV器件的制造方法，其特征在于：步骤三中所述第二介质层和所述栅介质层采用相同的工艺同时形成。
13.如权利要求10所述的HV器件的制造方法，其特征在于：步骤三中，所述栅介质层的材料包括氧化硅或高介电常数。
14.如权利要求13所述的HV器件的制造方法，其特征在于：步骤四中，所述栅极导电材料层包括金属栅。
15.如权利要求9所述的HV器件的制造方法，其特征在于：HV器件为非对称性结构，步骤五中，所述源区和所述栅介质层的第二侧面自对准；
16.如权利要求9所述的HV器件的制造方法，其特征在于：步骤一中，在所述HV器件的外周的所述第一高压阱区中还形成有第二导电类型掺杂的周边高压扩散区；
...【技术特征摘要】
1.一种hv器件，其特征在于，包括：
2.如权利要求1所述的hv器件，其特征在于：所述第一沟槽和所述第二沟槽采用相同的刻蚀工艺同时形成。
3.如权利要求2所述的hv器件，其特征在于：所述半导体衬底中通过浅沟槽隔离定义出有源区，所述有源区为所述浅沟槽隔离所围绕区域的所述半导体衬底组成；
4.如权利要求3所述的hv器件，其特征在于：所述第二介质层和所述栅介质层采用相同的工艺同时形成。
5.如权利要求4所述的hv器件，其特征在于：所述栅介质层的材料包括氧化硅或高介电常数。
6.如权利要求5所述的hv器件，其特征在于：所述栅极导电材料层包括金属栅。
7.如权利要求1所述的hv器件，其特征在于：hv器件为非对称性结构，所述源区和所述栅介质层的第二侧面自对准；
8.如权利要求1所述的hv器件，其特征在于：在所述hv器件的外周的所述第一高压阱区中还形成有第二导电类型掺杂的周边高压扩散区，在所述周边高压扩散区的表面形成有第二导电类型重掺杂的衬底引出区，所述衬底引出区和所述源区电连接。
9.一种hv器件的制造方法，其特征在于，包括如下步骤：
10.如权利要求9所述的hv器件的制造方法，其...
【专利技术属性】
技术研发人员：田志，邵华，陈昊瑜，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。