具有位错结构的半导体NMOS器件形成方法技术

本发明专利技术提供一种具有位错结构的半导体NMOS器件形成方法，提供衬底，衬底上形成有栅极结构或伪栅极结构；在栅极结构或伪栅极结构的侧壁形成第一侧墙，之后利用离子注入形成轻掺杂漏；在第一侧墙上形成第二侧墙，之后利用离子注入形成源、漏区；向衬底上的NMOS区域进行第一预非晶化离子注入，以形成第一非晶化区域；以不同的离子注入角度，向衬底上的NMOS区域进行至少一次的第二预非晶化离子注入，以形成第二非晶化区域，使得(111)晶面的无定形层宽度增加；利用退火使得第一、二非晶化区域重结晶并形成位错。本发明专利技术能够形成具有更加显著的位错结构的半导体器件，提高载流子迁移率并提升器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体，特别是涉及一种具有位错结构的半导体nmos器件形成方法。

技术介绍

1、在后栅极工艺中，移除伪栅消除了栅极对沟道施加的高应力，因此需通过加强s/dsmt(源漏立碑)效应提高nmos性能。

2、目前的方法是在s/d区域注入高能量重离子形成非晶层，采用常规应力记忆技术覆盖氧化层和高应力sin，进行s/d激活。在固相外延生长过程中，晶面生长速率(001)>(110)>(111)，最终在(111)面形成晶面缺陷。此缺陷可增强s/d区域和沟道区域拉应力，提高载流子迁移率，进而提高nmos性能。

3、工艺延伸至22nm技术节点，该方法适用性较低，主要是由于多晶硅之间的距离明显减小，导致形成的pai(预非晶化)区域减小，位错较难形成，因此效果并不显著。

4、为解决上述问题，需要提出一种新型的具有位错结构的半导体nmos器件形成方法。

技术实现思路

1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种具有位错结构的半导体nmos器件形成方法，用于解本文档来自技高网...

【技术保护点】

1.一种具有位错结构的半导体NMOS器件形成方法，其特征在于，至少包括：

2.根据权利要求1所述的具有位错结构的半导体NMOS器件形成方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。

3.根据权利要求1所述的具有位错结构的半导体NMOS器件形成方法，其特征在于：步骤三中的的所述第一预非晶化离子注入的离子注入角度为0-7°。

4.根据权利要求3所述的具有位错结构的半导体NMOS器件形成方法，其特征在于：步骤三中的的所述第一预非晶化离子注入的工艺条件还包括：注入离子包括Ge、Si和Xe的至少一种，注入能量为10KeV～60...

【技术特征摘要】

1.一种具有位错结构的半导体nmos器件形成方法，其特征在于，至少包括：

2.根据权利要求1所述的具有位错结构的半导体nmos器件形成方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。

3.根据权利要求1所述的具有位错结构的半导体nmos器件形成方法，其特征在于：步骤三中的的所述第一预非晶化离子注入的离子注入角度为0-7°。

4.根据权利要求3所述的具有位错结构的半导体nmos器件形成方法，其特征在于：步骤三中的的所述第一预非晶化离子注入的工艺条件还包括：注入离子包括ge、si和xe的至少一种，注入能量为10kev～60kev，注入剂量为1e13～1e15/cm2，注入温度为-100℃～25℃。

5.根据权利要求1所述的具有位错结构的半导体nmos器件形成方法，其特征在于：步骤四中的所述第二预非晶...

【专利技术属性】
技术研发人员：张强强，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：