在高NA EUV曝光的拼合区域引入明场成像的方法和系统技术方案

技术编号:41509980 阅读:18 留言:0更新日期:2024-05-30 14:49
本公开涉及在高NA EUV曝光的拼合区域引入明场成像的方法和系统。第一明场掩模板和第二明场掩模板用于双重曝光EUV光刻工艺,其中,第一和第二掩模板的曝光区域重叠。第一和第二掩模板各自分别包括:衬底、衬底上的反射多层、反射多层上的吸收材料的主图案、黑色边界区域、以及黑色边界与主图案之间的吸收材料的附加吸收区域。

【技术实现步骤摘要】

本公开涉及在高na euv曝光的拼合区域引入明场成像的方法和系统。


技术介绍

1、对包括智能电话、平板计算机、台式计算机、笔记本计算机和许多其他类型的电子设备在内的电子设备的计算能力提高的需求持续存在。集成电路为这些电子设备提供了计算能力。在集成电路中提高计算能力的一种方法是增加半导体衬底的给定面积中包含的晶体管和其他集成电路特征的数量。

2、集成电路中的特征部分地借助于光刻来产生。传统的光刻技术包括生成描绘将在集成电路管芯上形成的特征图案的掩模。光刻光源经由掩模照射集成电路管芯。能够经由对集成电路管芯的光刻而产生的特征的尺寸在下限处部分地受限于由光刻光源产生的光的波长。较短波长的光可以产生较小的特征尺寸。


技术实现思路

1、根据本公开的一个实施例,提供了一种用于形成集成电路的方法,包括:在衬底上形成一组反射层;在所述一组反射层组上沉积吸收材料;通过图案化所述吸收材料来图案化所述衬底、所述一组反射层和所述吸收材料以形成明场双重曝光euv掩模板的主图案,所述掩模板包括所述衬底、所述一组反射层、和所述本文档来自技高网...

【技术保护点】

1.一种用于形成集成电路的方法,包括:

2.根据权利要求1所述的方法,包括:在沉积所述吸收材料之前在所述一组反射层上形成缓冲层,其中:

3.根据权利要求2所述的方法,其中,形成所述黑色边界区域包括:底切所述吸收区域下方的所述一组反射层。

4.根据权利要求2所述的方法,其中,图案化所述吸收材料包括:形成与所述吸收区域和所述主图案之间的沟槽相对应的亚分辨率辅助特征。

5.根据权利要求4所述的方法,其中,所述沟槽的宽度小于实现所述掩模板的EUV光刻系统的分辨率极限。

6.根据权利要求2所述的方法,其中,所述吸收区域的顶表面基本上是矩形...

【技术特征摘要】

1.一种用于形成集成电路的方法,包括:

2.根据权利要求1所述的方法,包括:在沉积所述吸收材料之前在所述一组反射层上形成缓冲层,其中:

3.根据权利要求2所述的方法,其中,形成所述黑色边界区域包括:底切所述吸收区域下方的所述一组反射层。

4.根据权利要求2所述的方法,其中,图案化所述吸收材料包括:形成与所述吸收区域和所述主图案之间的沟槽相对应的亚分辨率辅助特征。

5.根据权利要求4所述的方法,其中,所述沟槽的宽度小于实现所述掩模板的euv光...

【专利技术属性】
技术研发人员:王圣闵谢艮轩费安彦赖昱泽
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1