电阻式存储器装置及其写入方法制造方法及图纸

本发明专利技术提供一种电阻式存储器装置及其写入方法，电阻式存储器装置包括电阻式记忆胞阵列以及控制单元。电阻式记忆胞阵列包括多个电阻式记忆胞。控制单元用以接收逻辑数据，判断逻辑数据的逻辑电平，并且从电阻式记忆胞当中选择一电阻式记忆胞。依据逻辑数据的逻辑电平，在写入期间，控制单元提供设定信号至电阻式记忆胞，或者提供重置信号至电阻式记忆胞。设定信号包括第一设定脉冲以及与第一设定脉冲极性相反的第二设定脉冲。重置信号包括第一重置脉冲以及与第一重置脉冲极性相反的第二重置脉冲。因此，本发明专利技术可以增加读取记忆胞时其状态判断的准确性。

Resistive memory device and method of writing the same

The invention provides a resistive memory device and a writing method thereof. A resistive memory device includes a resistive memory cell array and a control unit. Resistive memory cell arrays include multiple resistive memory cells. The control unit is used to receive logical data, to determine the logical level of the logical data, and to select a resistive memory cell from the resistive memory cell. Depending on the logic level of the logical data, during the write, the control unit provides the setting signal to the resistive memory cell, or provides reset signals to the resistive memory cell. The setting signal comprises a first setting pulse and a second setting pulse opposite to the polarity of the first setting pulse. The reset signal includes a first reset pulse and a second reset pulse that is opposite to the polarity of the first reset pulse. Therefore, the invention can increase the accuracy of the state judgment when reading the memory cells.

【技术实现步骤摘要】
电阻式存储器装置及其写入方法
本专利技术涉及一种存储器装置及其写入方法，尤其涉及一种电阻式存储器装置及其写入方法。
技术介绍
非易失性存储器具有存入的数据在断电后也不会消失的优点，因此是许多电子产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储器(resistiverandomaccessmemory，RRAM)是业界积极发展的一种非易失性存储器，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，在未来个人电脑和电子设备上极具应用潜力。一般而言，在写入数据至记忆胞时，电阻式存储器装置的控制单元通常是依据数据的逻辑电平来决定提供设定脉冲或重置脉冲给记忆胞。然而，在现有技术中，或有提供宽度及振幅相同的设定脉冲或重置脉冲给记忆胞，惟此种写入方式会造成控制单元在读取记忆胞时容易误判记忆胞的写入状态。此外，在现有技术中，另有提供振幅相同但宽度渐增的设定脉冲或重置脉冲给记忆胞，惟此种写入方式会增加电阻式存储器装置的控制单元设计时的复杂程度，额外增加制造成本。
技术实现思路
本专利技术提供一种电阻式存储器装置及其写入方法，可增加读取记忆胞时其状态判断的准确性。本专利技术的电阻式存储器装置的写入方法包括：接收逻辑数据，判断逻辑数据的逻辑电平，并且选择一电阻式记忆胞；依据逻辑数据的逻辑电平，在写入期间，提供设定信号至电阻式记忆胞，或者提供重置信号至电阻式记忆胞。设定信号包括第一设定脉冲以及与第一设定脉冲极性相反的第二设定脉冲。重置信号包括第一重置脉冲以及与第一重置脉冲极性相反的第二重置脉冲。本专利技术的电阻式存储器装置包括电阻式记忆胞阵列以及控制单元。电阻式记忆胞阵列包括多个电阻式记忆胞。控制单元耦接至电阻式记忆胞阵列。控制单元用以接收逻辑数据，判断逻辑数据的逻辑电平，并且从电阻式记忆胞当中选择一电阻式记忆胞。依据逻辑数据的逻辑电平，在写入期间，控制单元提供设定信号至电阻式记忆胞，或者提供重置信号至电阻式记忆胞。设定信号包括第一设定脉冲以及与第一设定脉冲极性相反的第二设定脉冲。重置信号包括第一重置脉冲以及与第一重置脉冲极性相反的第二重置脉冲。基于上述，在本专利技术的范例实施例中，在写入期间，设定信号当中的设定脉冲的极性相反，以及重置信号当中的重置脉冲的极性相反，此种写入方式可增加读取记忆胞时其状态判断的准确性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为本专利技术一实施例的电阻式记忆胞的能阶概要示意图；图2为本专利技术一实施例的电阻式存储器装置的概要示意图；图3为本专利技术一实施例的电阻式记忆胞的元件结构的概要示意图；图4为本专利技术一实施例的设定信号及重置信号的概要波形图；图5为本专利技术另一实施例的设定信号及重置信号的概要波形图；图6为本专利技术另一实施例的设定信号及重置信号的概要波形图；图7为本专利技术另一实施例的设定信号及重置信号的概要波形图；图8为本专利技术一实施例的电阻式记忆胞的电导率与信号数量的关系示意图；图9、图10A、图10B、图11、图12、图13A、图13B、图13C、图13D为本专利技术不同实施例的设定信号的信号波形示意图；图14为本专利技术一实施例的电阻式存储器装置的写入方法的步骤流程图。附图标记说明：200：电阻式存储器装置；210：电阻式记忆胞阵列；212、214：电阻式记忆胞；220：电流验证单元；230：控制单元；DATA：逻辑数据；BL：比特线；SL：源极线；IR1、IR2：读取电流；RESET：重置信号；SET：设定信号；312：第一金属层；314：第二金属层；RESET1、RESET2：重置脉冲；SET1、SET2：设定脉冲；T1、T2、T3、T4：脉冲宽度；V1、V2、V3、V4：脉冲振幅。具体实施方式图1为本专利技术一实施例的电阻式记忆胞的能阶概要示意图。请参考图1，本实施例的电阻式记忆胞例如是一种多阶储存记忆胞(Multi-LevelCell，MLC)。此种电阻式记忆胞可以在其中储存2个以上的数据比特，其“多阶”指的是电荷充电有多个能阶(即多个电压值)，如此便能储存多个比特的值于电阻式记忆胞中。如图1所示，电阻式记忆胞的电压值由低至高依序对应数据比特“11”、“10”、“01”及“00”。图2为本专利技术一实施例的电阻式存储器装置的概要示意图。请参照图2，本实施例的电阻式存储器装置200包括电阻式记忆胞阵列210、电流验证单元220以及控制单元230。在本实施例中，电阻式记忆胞阵列210包括多个电阻式记忆胞212。电阻式记忆胞阵列210通过多条比特线BL耦接至电流验证单元220，以及通过多条源极线SL耦接至控制单元230。每个电阻式记忆胞212可以包括开关元件，例如金氧半导场效晶体管或双极性接面晶体管，以及可变电阻元件，并且每个电阻式记忆胞212可以提供多个比特的储存数据。在本实施例中，电流验证单元220可以是任何类型电流量测元件/电路。例如，感测放大器电路。电流验证单元220可通过多条比特线BL耦接电阻式记忆胞212。电流验证单元220用以在逻辑数据DATA被写入电阻式记忆胞212时，验证电阻式记忆胞212所产生的读取电流IR1、IR2符合预设的参考电流，以表示控制单元230成功将逻辑数据DATA写入电阻式记忆胞212。在本实施例中，控制单元230可例如是中央处理单元(CentralProcessingUnit，CPU)、微处理器(Microprocessor)、数字信号处理器(DigitalSignalProcessor，DSP)、可程序化控制器、可程序化逻辑装置(ProgrammableLogicDevice，PLD)或其他类似装置或这些装置的组合。控制单元230是可耦接至电流验证单元220以及电阻式记忆胞阵列210的多条源极线SL。在本实施例中，控制单元230用以接收逻辑数据DATA，并且DATA判断欲写入的逻辑数据的逻辑电平。在本实施例中，控制单元230例如从电阻式记忆胞212当中选择电阻式记忆胞214以作为要将逻辑数据DATA写入的目标记忆胞。因此，控制单元230依据逻辑数据DATA的逻辑电平，在写入期间选择提供设定信号SET或重置信号RESET至电阻式记忆胞214。图3为本专利技术一实施例的电阻式记忆胞的元件结构的概要示意图。请参照图2及图3，图2的电阻式记忆胞214的元件结构例如图3所示，是以过渡金属氧化物(transitionmetaloxide，TMO)为基础的电阻式记忆胞，其包括金属层/绝缘层/金属层(metal-insulator-metal，MIM)的层状结构。控制单元230经由作为上下电极的第一金属层312及第二金属层314的将设定信号SET或重置信号RESET施加至电阻式记忆胞214，以将逻辑数据DATA写入电阻式记忆胞214。应注意的是，图3所示出的元件结构仅用以例示说明，本专利技术并不加以限制。本专利技术的电阻式存储器装置的写入方法当可适用于相同或类似元件结构的电阻式记忆胞。图4为本专利技术一实施例的设定信号及重置信号的概要波形图。请参考图2及图4，在本实施例中，依据逻辑数据DATA的逻辑电平，控制单元230在写入期间选择如图4所示的设定信号SET或重置信号RESET提供给电阻式记忆本文档来自技高网...

【技术保护点】
一种电阻式存储器装置的写入方法，其特征在于，包括：接收一逻辑数据，判断所述逻辑数据的逻辑电平，并且选择一电阻式记忆胞；以及依据所述逻辑数据的逻辑电平，在一写入期间，提供一设定信号至所述电阻式记忆胞，或者提供一重置信号至所述电阻式记忆胞，其中所述设定信号包括一第一设定脉冲以及与所述第一设定脉冲极性相反的一第二设定脉冲，以及所述重置信号包括一第一重置脉冲以及与所述第一重置脉冲极性相反的一第二重置脉冲。

【技术特征摘要】
1.一种电阻式存储器装置的写入方法，其特征在于，包括：接收一逻辑数据，判断所述逻辑数据的逻辑电平，并且选择一电阻式记忆胞；以及依据所述逻辑数据的逻辑电平，在一写入期间，提供一设定信号至所述电阻式记忆胞，或者提供一重置信号至所述电阻式记忆胞，其中所述设定信号包括一第一设定脉冲以及与所述第一设定脉冲极性相反的一第二设定脉冲，以及所述重置信号包括一第一重置脉冲以及与所述第一重置脉冲极性相反的一第二重置脉冲。2.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲宽度大于或等于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度大于或等于所述第二重置脉冲的脉冲宽度。3.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲宽度小于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度小于所述第二重置脉冲的脉冲宽度。4.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲振幅的绝对值大于或等于所述第二设定脉冲的脉冲振幅的绝对值，以及所述第一重置脉冲的脉冲振幅的绝对值大于或等于所述第二重置脉冲的脉冲振幅的绝对值。5.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲振幅的绝对值小于所述第二设定脉冲的脉冲振幅的绝对值，以及所述第一重置脉冲的脉冲振幅的绝对值小于所述第二重置脉冲的脉冲振幅的绝对值。6.一种电阻式存储器装置，其特征在于，包...

【专利技术属性】
技术研发人员：侯拓宏，王怡婷，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71