存储器装置及其制造方法制造方法及图纸

本发明专利技术提供一种存储器装置及其制造方法。该存储器装置，包括：基板，具有隔离槽及两个主动区，且每一主动区包括：第一字线、第二字线、源极区、第一漏极区及第二漏极区。存储器装置更包括第一绝缘层，部分填入隔离槽；第二绝缘层，设于第一字线以及第二字线之上；以及导电层，设于第一漏极区上、第二漏极区上以及隔离槽未被第一绝缘层覆盖的侧壁上。本发明专利技术亦提供此存储器装置的制造方法。通过实施本发明专利技术，可增加工艺宽裕度以及工艺良品率。

Memory device and method of manufacturing the same

The invention provides a memory device and a manufacturing method thereof. The memory device includes a substrate, an isolation slot, and two active regions, each of which includes a first word line, a second word line, a source region, a first drain region, and a two drain region. The memory device includes a first insulating layer, partially filled with isolation groove; a second insulating layer, which is arranged in the first word line and a second word line; and a conductive layer is arranged on the first drain region, a drain region second and isolation trench is not the first insulating layer covering the side wall of the. The invention also provides a manufacturing method of the memory device. By adopting the present invention, the technological availability and the yield of the process can be increased.

【技术实现步骤摘要】
存储器装置及其制造方法
本专利技术是有关于存储器装置及其制造方法，且特别是有关于一种具有漏极接触插塞的存储器装置及其制造方法。
技术介绍
为了增加动态随机存取存储器(DRAM)内的元件堆叠密度以及改善其整体表现，目前制造技术持续朝向缩减动态随机存取存储器内的电容与缩小动态随机存取存储器的尺寸而努力。然而随着动态随机存取存储器的尺寸缩减，会产生工艺宽裕度不足及工艺良品率下降的问题。因此，业界需要一种可更进一步缩小尺寸，且可增加工艺宽裕度以及工艺良品率的存储器装置以及其制造方法。
技术实现思路
本专利技术提供一种存储器装置，包括：基板，具有隔离槽及两个主动区，其中两个主动区是通过隔离槽分隔，且每一主动区包括：第一字线以及第二字线，设于基板中；源极区，设于第一字线与第二字线之间的基板中；第一漏极区，其中第一漏极区与源极区是分别设于第一字线的相反侧的基板中；及第二漏极区，其中第二漏极区与源极区是分别设于第二字线的相反侧的基板中；第一绝缘层，部分填入隔离槽；第二绝缘层，设于第一字线以及第二字线之上；以及导电层，设于第一漏极区上、第二漏极区上以及隔离槽未被第一绝缘层覆盖的侧壁上。本专利技术更提供一种存储器装置的制造方法，包括：提供基板，具有隔离槽及两个主动区，其中两个主动区是通过隔离槽分隔；形成第一绝缘层填入隔离槽，其中每一主动区包括；第一字线以及第二字线，设于基板中；源极区，设于第一字线与第二字线之间的基板中；第一漏极区，其中第一漏极区与源极区是分别设于第一字线的相反侧的基板中；及第二漏极区，其中第二漏极区与源极区是分别设于第二字线的相反侧的基板中，其中第一绝缘层覆盖源极区、第一漏极区及第二漏极区；形成第二绝缘层于第一字线以及第二字线之上；形成掩膜层，覆盖第一字线、第二字线与源极区，并露出设于第一漏极区上、第二漏极区上及设于隔离槽的第一绝缘层；移除设于第一漏极区上及第二漏极区上的第一绝缘层，并移除部分设于隔离槽的第一绝缘层，以露出第一漏极区、第二漏极区以及隔离槽未被第一绝缘层覆盖的侧壁；以及形成导电层于第一漏极区上、第二漏极区上以及隔离槽未被第一绝缘层覆盖的侧壁上。通过实施本专利技术，可增加工艺宽裕度以及工艺良品率。为让本专利技术的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。附图说明图1A-图1B是显示根据本专利技术一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。图2是显示根据本专利技术一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图。图3A-图3B是显示根据本专利技术一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。图4是显示根据本专利技术一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图。图5A-图5B是显示根据本专利技术一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。图6A-图6B是显示根据本专利技术一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图。附图标号100存储器装置102基板104隔离槽106主动区108、110字线108A、110A栅极电极108B、110B栅极介电层108C、110C、130B衬层112源极区114A、114B漏极区116掺杂区118、118’、120、120’、120”、128、128’、130D、132第二绝缘层120A、A、B区域122掩膜层126、130A、130C导电层130位线130E、S侧壁134保护层134S上表面136A、136B漏极接触插塞1A-1A、3A-3A、5A-5A、6A-6A线段具体实施方式以下参照本实施例的图式以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的形式体现，而不应限于本文中所述的实施例。图式中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。图1A-图1B是显示根据本专利技术一些实施例所述的存储器装置的制造方法其中一步骤的存储器装置的剖面图及俯视图，且图1A是沿着图1B的线段1A-1A所绘制的剖面图。请参见图1A-图1B，提供基板102，此基板102具有隔离槽104及至少两个主动区106，且此两个主动区106是通过隔离槽104分隔。在一些实施例中，主动区106可为基板102凸起的部分，而隔离槽104可为基板102凹下的部分。基板102例如是半导体基板、半导体化合物基板、半导体合金基板、绝缘层上覆半导体基板(SemiconductorOverInsulator，SOI)或是轻掺杂的P型或N型基板。接着，形成绝缘层120，绝缘层120覆盖后续源极区112、漏极区114A及114B，且填入隔离槽104中。绝缘层120的材质可包括氮化硅、二氧化硅、氮氧化硅或其组合，且其形成方法例如是化学气相沉积法、原子层沉积法或旋转涂布法。继续参见图1A-图1B，每一主动区106的基板102中形成有两个凹口，此两个凹口中设有字线108及110。此字线108及110亦可称为栅极结构。如图1A所示，字线108包括栅极电极108A及栅极介电层108B，栅极介电层108B是设于栅极电极108A与基板102、后续的漏极区、后续的源极区之间，以防止栅极电极108A与基板102、后续的漏极区及源极区电连接。相似地，字线110亦包括栅极电极110A及栅极介电层110B，栅极介电层110B是设于栅极电极110A与基板102、后续的漏极区、后续的源极区之间，以防止栅极电极110A与基板102、后续的漏极区及源极区电连接。此外，字线108可更包括一衬层108C。衬层108C是设于栅极电极108A与栅极介电层108B之间。相似地，字线110可更包括一衬层110C。衬层110C是设于栅极电极110A与栅极介电层110B之间。栅极电极108A与110A的材料可各自独立地包括，但不限于非晶硅、多晶硅、一种或多种金属、金属氮化物、导电金属氧化物或其组合。栅极介电层108B与110B的材料可各自独立地包括，但不限于氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料或其组合。在一些实施例中，衬层108C与110C的材料可各自独立地包括，但不限于氮化钨、氮化钛、氮化钽或其组合。此外，字线108与110可通过一刻蚀步骤使其低于绝缘层120。继续参见图1A-图1B，每一主动区106更包括源极区112、漏极区114A及114B。源极区112是设于字线108与110之间的基板102中，而漏极区114A与源极区112是分别设于字线108的相反侧的基板102中，漏极区114B与源极区112是分别设于字线110的相反侧的基板102中。源极区112、漏极区114A及114B重掺杂有第一导电型(例如N型)的掺质。在所述实施例中，“重掺杂”意指超过约1019/cm3的掺杂浓度，例如为约1019/cm3至约1021/cm3的掺杂浓度，但本专利技术不限于此。在一些实施例中，每一主动区106可选择性地更包括两个掺杂区116，此两个掺杂区116分别设于字线108与110之下。此两个掺杂区116可具有第二导电型，例如是P型。此外，此第一导电型与第二导电型不同。此外，掺杂区116的掺杂浓度可为约1014/cm3-1本文档来自技高网...

【技术保护点】
一种存储器装置，其特征在于，该存储器装置包括：一基板，具有一隔离槽及两个主动区，其中该两个主动区是通过该隔离槽分隔，且每一该主动区包括：一第一字线以及一第二字线，设于该基板中；一源极区，设于该第一字线与该第二字线之间的该基板中；一第一漏极区，其中该第一漏极区与该源极区是分别设于该第一字线的相反侧的基板中；及一第二漏极区，其中该第二漏极区与该源极区是分别设于该第二字线的相反侧的基板中；一第一绝缘层，部分填入该隔离槽；一第二绝缘层，设于该第一字线以及该第二字线之上；以及一导电层，设于该第一漏极区上、该第二漏极区上以及该隔离槽未被该第一绝缘层覆盖的侧壁上。

【技术特征摘要】
1.一种存储器装置，其特征在于，该存储器装置包括：一基板，具有一隔离槽及两个主动区，其中该两个主动区是通过该隔离槽分隔，且每一该主动区包括：一第一字线以及一第二字线，设于该基板中；一源极区，设于该第一字线与该第二字线之间的该基板中；一第一漏极区，其中该第一漏极区与该源极区是分别设于该第一字线的相反侧的基板中；及一第二漏极区，其中该第二漏极区与该源极区是分别设于该第二字线的相反侧的基板中；一第一绝缘层，部分填入该隔离槽；一第二绝缘层，设于该第一字线以及该第二字线之上；以及一导电层，设于该第一漏极区上、该第二漏极区上以及该隔离槽未被该第一绝缘层覆盖的侧壁上。2.如权利要求1所述的存储器装置，其特征在于，该存储器装置更包括：一第三绝缘层，设于该隔离槽中的该第一绝缘层上；以及一位线，设于该源极区上，其中该位线电连接该源极区。3.如权利要求2所述的存储器装置，其特征在于，该存储器装置更包括：一第四绝缘层，顺应性覆盖该基板及该位线；一保护层，设于该基板与该第四绝缘层上；以及一第一漏极接触插塞与一第二漏极接触插塞，设于该保护层中，其中该第一漏极接触插塞与该第二漏极接触插塞自该保护层的上表面向下延伸穿过该保护层、该第四绝缘层及该第三绝缘层并分别电连接该第一漏极区与该第二漏极区。4.如权利要求1所述的存储器装置，其特征在于，每一该主动区更包括：两个掺杂区，分别设于该第一字线与该第二字线之下。5.如权利要求1所述的存储器装置，其特征在于，该第二绝缘层的材料与该第一绝缘层的材料不同。6.一种存储器装置的制造方法，其特征在于，该存储器装置的制造方法包括：提供一基板，具有一隔离槽及两个主动区，其中该两个主动区是通过该隔离槽分隔；形成一第一绝缘层填入该隔离槽，其中每一该主动区包括；一第一字线以及一第二字线，设于该基...

【专利技术属性】
技术研发人员：吴奇煌，陈佩瑜，陈品杉，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71