交叉矩阵列式磁性随机存储器制造工艺制造技术

技术编号:14570675 阅读:418 留言:0更新日期:2017-02-06 04:36
本发明专利技术提供了一种交叉矩阵列式磁性随机存储器制造工艺,包括:形成底电极;在所述底电极顶部形成磁记忆单元阵列,其中包括制备多层薄膜形成串联的磁性隧道结和导电层1/半导体/导电层2三层结构;在所述磁记忆单元阵列顶部形成顶电极。由本发明专利技术所制得的交叉矩阵列式磁性随机存储器,利用导电层1/半导体/导电层2三层结构替代三极管作为磁记忆单元中的电流流向选择器,实现了将复杂的供电网路改用简单的交叉式供电方式。本发明专利技术极大的简化了MRAM的生产工艺、降低了成本,并且可以极大地提高存储芯片的集成度,特别是对于pSTT-MRAM产品。

【技术实现步骤摘要】

本专利技术涉及存储器件领域,尤其涉及一种交叉矩阵列式磁性随机存储器制造工艺
技术介绍
近年来人们利用磁性隧道结(MTJ,MagneticTunnelJunction)的特性做成磁性随机存储器,即为MRAM(MagneticRandomAccessMemory)。MRAM是一种新型固态非易失性记忆体,它有着高速读写的特性。铁磁性MTJ通常为三明治结构,其中有磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向是不变的。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时,MTJ元件的电阻态也相应分别为低阻态或高阻态。这样测量MTJ元件的电阻态即可得到存储的信息。已有一种方法可以得到高的磁电阻(MR,MagnetoResistance)率:在非晶结构的磁性膜的表面加速晶化形成一层晶化加速膜。当此层膜形成后,晶化开始从隧道势垒层一侧形成,这样使得隧道势垒层的表面与磁性表面形成匹配,这样就可以得到高MR率。一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型MRAM:在两条交叉的电流线的交汇处产生磁场,可改变MTJ元件的磁性记忆层的磁化强度方向。自旋转移矩磁性随机存储器(STT-MRAM,Spin-transferTorqueMagneticRandomAccessMemory)则采用完全不同的写操作,它利用的是电子的自旋角动量转移,即自旋极化的电子流把它的角动量转移给磁性记忆层中的磁性材料。磁性记忆层的容量越小,需要进行写操作的自旋极化电流也越小。所以这种方法可以同时满足器件微型化与低电流密度。STT-MRAM具有高速读写、大容量、低功耗的特性,有潜力在电子芯片产业,尤其是移动芯片产业中,替代传统的半导体记忆体以实现能源节约与数据的非易失性。对于目前的面内型STT-MRAM(其中MTJ元件的易磁化方向在面内)来说,受面内型MTJ元件的特性所限,单一元件尺寸一般较大,并且相邻MTJ元件需要有较大间距,以避免相互间的磁场干扰。因此,限制了面内型STT-MRAM产品集成度的提升。垂直型磁性隧道结(PMTJ,PerpendicularMagneticTunnelJunction)即磁矩垂直于衬底表面的磁性隧道结,在这种结构中,由于两个磁性层的磁晶各向异性比较强(不考虑形状各向异性),使得其易磁化方向都垂直于层表面。在同样的条件下,元件尺寸可以做得比面内型MTJ元件更小,易磁化方向的磁极化误差可以做的很小,并且MTJ元件尺寸的减小使所需的切换电流也可相应减小。另一方面,在存储器阵列中,相邻垂直型MTJ的安全间距较之面内型MTJ也可大为缩小。从而垂直型STT-MRAM(pSTT-MRAM,perpendicularSpin-transferTorqueMagneticRandomAccessMemory)较之面内型STT-MRAM,其集成度有非常大的提升空间。但在现有的STT-MRAM结构中,每个记忆单元的MTJ元件通常会连接一个三极管作为电流流向选择器,如使用MOS管,通过MOS管的导通和截止以实现电流导向,从而可以通过相应的写电流来设置MTJ元件的高、低电阻态,也即写入了存储信息,以及根据读电流的大小来判断MTJ元件的电阻态,也即读出了存储信息。对于面内型STT-MRAM来说,基于面内型MTJ元件的尺寸及其相互间距的要求,三极管的尺寸不是提高面内型STT-MRAM集成度的主要瓶颈,或者说缩小三极管的尺寸,对于面内型STT-MRAM集成度的提升程度有限。而对于垂直型STT-MRAM情况却恰恰相反,垂直型MTJ元件的尺寸及其相互间距较之面内型MTJ元件已大为缩小,此时集成度的提升几乎完全取决于三极管的尺寸大小,即使使用当前最先进的工艺(线宽),三极管的尺寸仍远大于垂直型MTJ元件,同时三极管制造工艺相对也比较复杂,提高了产品的制造成本。因此,本领域的技术人员致力于开发一种高集成、高性能、成本节省的STT-MRAM制造工艺。
技术实现思路
为实现上述目的,本专利技术提供了一种磁性随机存储器制造工艺,包括:形成底电极;在所述底电极顶部形成磁记忆单元阵列,其中包括制备多层薄膜形成串联的磁性隧道结和导电层1/半导体/导电层2三层结构;本文中所述的“顶部”或“顶”表示相应结构中远离衬底基片的一侧;在所述磁记忆单元阵列顶部形成顶电极。进一步地,所述底电极的形成包括:沉积底电极金属层和硬掩膜一;光刻底电极;刻蚀底电极;沉积电介质一;表面平坦化。进一步地,所述磁记忆单元阵列的形成包括:在所述底电极顶部制备构成所述导电层1/半导体/导电层2三层结构和所述磁性隧道结的薄膜,其中先制备构成所述导电层1/半导体/导电层2三层结构的薄膜再沉积构成所述磁性隧道结的薄膜,或者先沉积构成所述磁性隧道结的薄膜再制备构成所述导电层1/半导体/导电层2三层结构的薄膜;沉积硬掩膜二;光刻磁记忆单元阵列;刻蚀磁记忆单元阵列;沉积电介质二;表面平坦化。进一步地,所述顶电极的形成包括:在所述磁记忆单元阵列顶部沉积顶电极金属层和硬掩膜三;光刻顶电极;刻蚀顶电极;沉积电介质三;表面平坦化。进一步地,所述磁性隧道结包括层叠设置的磁性参考层、隧道势垒层和磁性记忆层。由下至上,可以是依次是磁性参考层、隧道势垒层和磁性记忆层,也可以依次是磁性记忆层、隧道势垒层和磁性参考层。本文中所述的“上”和“下”的相对位置,“上”较于“下”更远离衬底基片。进一步地,所述导电层1/半导体/导电层2三层结构的半导体包括P型半导体或N型半导体。半导体基材可采用Si、Ge、SiGe或SiC,其中N型半导体通过掺杂V价元素(如As、P等)形成,P型半导体通过掺杂III价元素(如B等)形成;也可以采用GaAs或InP,其中N型半导体通过掺杂VI价元素(如Se、Te等)形成,P型半导体通过掺杂II价元素(如Be等)形成。进一步地,所述导电层1/半导体/导电层2三层结构的导电层1和/或导电层2包括Pt、Au、Rd、Ir、Ru、Pd、Ag、Mo、Cr、W、Ti、Ta或CuAl。进一步地,所述导电层1/半导体/导电层2三层结构的导电层1和导电层2分别包括与所述导电层1/半导体/导电层2三层结构的半导体相邻设置的扩散保护层,以阻挡所本文档来自技高网
...

【技术保护点】
一种磁性随机存储器制造工艺,其特征在于,包括:形成底电极;在所述底电极顶部形成磁记忆单元阵列,其中包括制备多层薄膜形成串联的磁性隧道结和导电层1/半导体/导电层2三层结构;在所述磁记忆单元阵列顶部形成顶电极。

【技术特征摘要】
1.一种磁性随机存储器制造工艺,其特征在于,包括:
形成底电极;
在所述底电极顶部形成磁记忆单元阵列,其中包括制备多层薄膜形成串联的
磁性隧道结和导电层1/半导体/导电层2三层结构;
在所述磁记忆单元阵列顶部形成顶电极。
2.如权利要求1所述的制造工艺,其特征在于,所述底电极的形成包括:
沉积底电极金属层和硬掩膜一;
光刻底电极;
刻蚀底电极;
沉积电介质一;
表面平坦化。
3.如权利要求1所述的制造工艺,其特征在于,所述磁记忆单元阵列的形成包
括:
在所述底电极顶部制备构成所述导电层1/半导体/导电层2三层结构和所述
磁性隧道结的薄膜,其中先制备构成所述导电层1/半导体/导电层2三层结
构的薄膜再沉积构成所述磁性隧道结的薄膜,或者先沉积构成所述磁性隧道
结的薄膜再制备构成所述导电层1/半导体/导电层2三层结构的薄膜;
沉积硬掩膜二;
光刻磁记忆单元阵列;
刻蚀磁记忆单元阵列;
沉积电介质二;
表面平坦化。
4.如权利要求1所述的制造工艺,其特征在于,所述顶电极的形成包括:
在所述磁记忆单元阵列顶部沉积顶电极金属层和硬掩膜三;
光刻顶电极;
刻蚀顶电极;
沉积电介质三;
表面平坦化。
5.如权利要求1所述的制造工艺,其特征在于,所述磁性隧道结包括层叠设置
的磁性参考层、隧道势垒层和磁性记...

【专利技术属性】
技术研发人员:肖荣福郭一民陈峻
申请(专利权)人:上海磁宇信息科技有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1