通过使用动态验证电压(Vv)来提高对选择栅极晶体管和存储器单元的编程准确度，该动态验证电压(Vv)在编程操作期间从初始电平(Vvinit)增大到最终电平(Vvmx)。快速编程晶体管在慢速编程晶体管之前被锁定以防止被编程，但是快速编程晶体管经历编程干扰，编程干扰使快速编程晶体管的阈值电压在编程操作结束时增大到与慢速编程晶体管相同的电平。为了将存储器单元编程至不同的目标数据状态，初始验证电平(Vvinit)和最终验证电平(Vvmx)之间的偏移可以对于每个数据状态不同。在一种方法中，目标数据状态越低，该偏移越大。动态验证电压(Vv)的增大可以随编程操作的每个随后的编程验证迭代而逐步地更小。该增大可以适应于编程进度而开始或者可以在预定编程验证迭代中开始。
【技术实现步骤摘要】
【国外来华专利技术】
本技术涉及用于对非易失性存储器设备中的晶体管进行编程的技术。
技术介绍
在各种电子设备中使用半导体存储器已变得日益普遍。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。闪存存储器属于最普遍形式的非易失性半导体存储器。使用闪存存储器，可以在一个步骤中擦除整个存储器阵列的内容。例如，2D NAND存储器设备是下述一种类型的闪存存储器，在该种类型的闪存存储器中浮栅位于半导体衬底中的沟道区之上并且与该沟道区绝缘。该浮栅位于源极区与漏极区之间。控制栅极设置在浮栅之上并且与浮栅绝缘。由此形成的晶体管的阈值电压(Vth)由浮栅上所保留的电荷量来控制。亦即，由浮栅上的电荷电平来控制在晶体管被接通之前必须施加给控制栅极的用于允许该晶体管的源极与漏极之间进行传导的最小电压量。近来，已经提出了使用3D NAND堆叠式存储结构的超高密度存储设备。一个示例是位成本可扩展(BiCS)架构，在BiCS架构中，存储器设备由交替的导电层和介电层的阵列形成。在这些层中钻有存储器孔以同时限定很多存储层。然后通过使用适当的材料填充存储器孔来形成NAND串。直的NAND串在一个存储器孔中延伸，而管状或U形NAND串(P-BiCS)包括存储器单元的一对竖直列，所述竖直列在两个存储器孔中延伸并且通过底部背栅而被接合。存储器单元的控制栅极由导电层提供。特别是当缩小存储器设备时，需要用于对阈值电压范围进行准确编程的技术。【附图说明】在不同的附图中，具有相似附图标记的元件指代共同部件。图1是非易失性存储器设备的功能框图。图2A描绘了在图1的存储器阵列155中的NAND串的块以及关联的感测块。图2B描绘了在包括扁平控制栅极的2D存储器设备实施方式中的图2A的NAND串的横截面图。图2C描绘了沿图2B中的线227的横截面图，其示出了具有扁平控制栅极的实施方式的NAND串。图3A是描绘了图1的感测块SBO的一个实施方式的框图。图3B描绘了在示例3D存储器设备中的图2A的NAND串的横截面图。图3C描绘了图3B的NAND串沿线294的横截面图。图3D描绘了在包括图3B的NAND串NSO的3D存储器设备中的示例电路。图4A和图4B描绘了同时地写入低页数据和高页数据的示例性一遍编程操作。图5A至图5C描绘了在第一遍中写入低页数据而在第二遍中写入高页数据的两遍编程操作。图6A至图6D描绘了在第一遍中写入低页数据、在第二遍中写入中页数据以及在第三遍中写入高页数据的三遍编程操作。图7A至图7C描绘了在使用固定锁定验证电平的编程操作期间晶体管的集合的阈值电压分布的变化。图8A至图8K描绘了在使用动态验证电平的编程操作期间晶体管的集合的阈值电压分布的变化。图9A描绘了随编程操作中的编程验证(PV)迭代而变化的位线相邻的存储器单元具有编程状态的可能性。图9B描绘了使用动态验证电平的编程操作的流程图。图1OA描绘了根据图9B的步骤922的用于确定晶体管的集合的固有Vth分布宽度的处理的流程图。图1OB至图1OD描绘了在图1OA的用于确定固有Vth分布宽度的处理期间晶体管的集合的阈值电压分布的变化。图1lA描绘了例如在图4A和图4B中描绘的一遍编程操作中使用的电压。图1lB描绘了随图1lA的编程操作中的编程验证迭代而变化的具有锁定状态的存储器单元的数量。图1lC描绘了随图1lA的编程操作中的编程验证迭代而变化的针对A状态存储器单元、B状态存储器单元和C状态存储器单元的示例动态验证电压。图12A描绘了例如在图5A至图5C中描绘的两遍编程操作的第一遍中使用的电压。图12B描绘了随图12A的编程操作的第一遍中的编程验证迭代而变化的具有锁定状态的存储器单元的数量。图12C描绘了在验证电压逐步更小地增大的情况下随图12A的编程操作的第一遍中的编程验证迭代而变化的针对A状态存储器单元的示例动态验证电压。图12D描绘了在对使用慢速编程模式和快速编程模式的每个编程验证迭代针对验证电压使用固定步长的情况下，随图12A的编程操作的第一遍中的编程验证迭代而变化的针对A状态存储器单元的示例动态验证电压。图12E描绘了随图12A的编程操作的第一遍中的编程验证迭代而变化的针对A状态存储器单元的示例动态验证电压，其中，初始验证电平随固有Vth分布宽度而变化。图13A描绘了例如在图5A至图5C中描绘的两遍编程操作的第二遍中使用的电压。图13B描绘了随图13A的编程操作的第二遍中的编程验证迭代而变化的具有锁定状态的存储器单元的数量。图13C描绘了在验证电压逐步更小地增大的情况下，随图13A的编程操作的第二遍中的编程验证迭代而变化的针对B状态存储器单元和C状态存储器单元的示例动态验证电压。图14A描绘了在擦除操作期间选择栅极晶体管的集合的Vth分布的变化。图14B描绘了在使用动态验证电平的编程操作期间选择栅极晶体管的集合的Vth分布的变化。图15A描绘了用于评估选择栅极晶体管的处理的流程图。图15B描绘了根据图15A的步骤1508的用于擦除选择栅极晶体管的处理的流程图。图16A描绘了在图15B的擦除处理中使用的擦除电压。图16B描绘了在图15B的擦除处理中使用的验证电压。图16C描绘了根据图15A的步骤1508的在对SG晶体管的编程操作中使用的编程电压。图16D描绘了随图16C的编程操作中的编程验证迭代而变化的具有锁定状态的SG晶体管的数量。图16E描绘了在图16C的编程操作中使用的动态验证电压。【具体实施方式】提供了一种用于在非易失性存储器设备中更准确地对选择栅极晶体管和存储器单元晶体管进行编程的技术。NAND串通常在每一端处包括选择栅极(SG)晶体管。例如，漏极侧选择栅极(SOT)晶体管位于NAND串的漏极端，而源极侧选择栅极(SGS)晶体管位于NAND串的相对的源极端。SG晶体管的阈值电压(Vth)必须在指定范围内以使存储器设备正确地工作。偶尔，当SG晶体管是具有存储电荷的能力而因此其Vth能够被调节的类型时，理想地是对Vth进行评估和调节。例如，例如在3D NAND存储器设备或2D扁平单元NAND存储器设备中，一些SG晶体管具有电荷捕获层。3D NAND存储器设备或2D扁平单元NAND存储器设备是电荷捕获SG晶体管的示例。可以通过对SG晶体管进行擦除然后进行编程来调节Vth。然而，在编程期间，由于可获得的最大位线电压(Vbl)，导致难以完全地阻止对已达到理想Vth电平的SG晶体管的编程。在编程期间，对于要从编程状态转换成阻止SG晶体管被进一步编程的锁定状态的SG晶体管，通过将Vbl设定为存储器设备的电源电平(Vdd)(锁定电平)例如2V至3V来施加编程脉冲。然而，继续向SG晶体管的集合施加了高于该电平的编程电压例如1V或更高电压以继续对其余SG晶体管进行编程。因此，所有SG晶体管处于导电状态，使得不能够使锁定的SG晶体管的沟道区升压。因为阻止进一步对锁定的SG晶体管编程的能力被限制，所以锁定的SG晶体管继续被微弱地编程并且其Vth可能继续增大而超过理想Vth电平。这是下述类型的编程干扰，其通过对Vth分布提供上尾而使SG晶体管的集合的Vth分布变宽。在例如对2D NAND的存储器单元进行编程期间发生类似情形。由于与其本文档来自技高网...
【技术保护点】
一种用于对存储器设备中的晶体管进行编程的方法，包括：进行多个编程验证迭代(PV1至PV15)中的每个编程验证迭代，所述多个编程验证迭代包括针对在编程操作中待被编程的晶体管(211至219，230，240，250)的集合的编程验证迭代，每个晶体管最初具有指示所述晶体管待被编程的编程状态，进行每个编程验证迭代包括：向所述晶体管的集合施加编程脉冲(PP1至PP15)，确定具有所述编程状态的所述晶体管中的至少一些晶体管的阈值电压是否超过锁定验证电压(Vva_lo，Vvb_lo，Vvc_lo)，以及针对其阈值电压被确定为超过所述锁定验证电压的晶体管中的每个晶体管，在所述编程操作的剩余部分中将所述编程状态改变成锁定状态，在针对所述晶体管的集合的所述编程验证迭代中的数个编程验证迭代(PV4至PV7，PV7至PV10，PV10至PV13)中，所述锁定验证电压被阶跃式升高。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：董颖达，辛西亚·许，东谷政昭，大和田宪，
申请(专利权)人：桑迪士克技术有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。