用于在三维非易失性存储器中的冗余计算的数据的选择制造技术

在三维存储器阵列中存储的数据部分基于用于计算冗余数据的位置而被选择。位置被选择，使得在用于给定的计算的部分的组中没有两个部分有可能同时变成不可校正的。选择的部分可以由至少一个字线分开并且由块中的至少一个串隔开。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】
技术介绍
本申请涉及三维可重复编程的非易失性存储器系统的操作以及涉及用于处理在这样的存储器系统中的数据误差的系统和方法。能够非易失性地存储电荷的固态存储器、特别是被封装为小型规格卡的EEPROM和快闪EEPROM形式的固态存储器最近成为各种移动和手持设备、特别是信息装置和消费电子产品中的存储装置的选择。不同于也是固态存储器的RAM(随机存取存储器)，快闪存储器是非易失性的，并且即使在切断电源之后仍保持它所存储的数据。此外，不同于ROM(只读存储器)，快闪存储器是可重写的，类似于磁盘存储设备。尽管成本更高，但是快闪存储器正被更多地用于大容量存储应用中。快闪EEPROM与EEPR0M(电可擦除和可编程只读存储器)的相似之处在于，它是一种可被擦除并且使新数据被写到或“编程”到其存储器单元中的非易失性存储器。在场效应晶体管结构中，快闪EEPROM与EEPROM都利用在源极和漏极区域之间的、位于半导体衬底中的沟道区之上的浮置(未连接的)导电栅极。然后在浮置栅极之上提供控制栅极。由被保留在浮置栅极上的电荷量来控制晶体管的阈值电压特性。也就是，对于浮置栅极上给定水平的电荷，存在必须在“导通”晶体管之前应用于控制栅极以允许在其源极和漏极区之间导电的相应电压(阈值)。诸如快闪EEPROM的快闪存储器允许整块的存储器单元同时被擦除。浮置栅极可以保持一个范围的电荷，因此可以被编程到在阈值电压窗内的任何阈值电压电平。阈值电压窗的尺寸由器件的最小和最大阈值水平来界定，器件的最小和最大阈值水平而又相应于可以被编程到浮置栅极上的电荷的范围。阈值窗通常取决于存储器设备的特性、工作条件和历史。在该窗内的每个不同的、可分辨的阈值电压电平范围原则上用于指定单元的明确的存储器状态。为了改进读取和编程性能，在阵列中的多个电荷存储元件或存储器晶体管被并行读取或编程。因此，一个“页”的存储器元件被一起读取或编程。在现有存储器架构中，一行典型地包含若干交错的页，或者其可以构成一个页。一页的所有存储器元件被同时读取或编程。还由具有用于存储电荷的介电层的存储器单元制造非易失性存储器设备。取代先前描述的导电的浮置栅极元件，使用介电层。这样的存储器器件利用已经由Eitan等的电介质存储元件“NR0M: —种新颖的局部俘获，2位非易失性存储器单元(NR0M:A NovelLocalized Trapping, 2-Bit Nonvolatile Memory Cell)、，，IEEE 电子器件快报、第 21 卷第11期、2000年11月、第543-545页描述。0N0介电层延伸跨过(across)在源极和漏极扩散之间的沟道。用于一个数据位的电荷被定位在与漏极相邻的介电层中，且用于另一个数据位的电荷被定位在与源极相邻的介电层中。例如，美国专利N0.5，768，192和N0.6，011，725公开了一种具有夹在两个二氧化娃层之间的俘获电介质(trapping dielectric)的非易失性存储器单元。通过分别读取该电介质内的空间上分开的电荷存储区域的二进制状态来实现多状态数据存储。
技术实现思路
为了当从三维非易失性存储器读取时恢复可能变成不可校正的数据，为了数据部分的组计算冗余数据。根据数据部分在所述三维存储器阵列中的物理位置，为给定的组选择数据部分。具体地，位置可能被选择，使得在组中没有两个部分可能同时变成不可校正的。在块中的选择的部分可能被至少一个字线分开并且被至少一个串分开。在不同的块中选择的部分可能被选择，使得没有两个部分在共享块选择电路的块中。一种操作三维非易失性NAND存储器的方法的示例，其中单独的块包含连接到每个位线的多个NAND串，并且其中沿着位线的不同的串的字线被连接在一起，包含:接收要存储在所述三维非易失性NAND存储器阵列中的数据部分；将所述数据部分分配给在所述三维非易失性NAND存储器阵列中的用于存储的物理位置，分配给位置的单独部分被定位为.-(I)块、(2)服务于所述块的多个位线，(3)从连接到在所述块中的所述多个位线的多组串中选择的一个串组，以及(4)耦合到所述串组的字线；选择用于计算冗余数据的两个或更多数据部分的组，所述两个或更多数据部分根据它们分配的物理位置来被选择，使得所述两个或更多数据部分都不被分配到单独的块的不同串组的连接的字线；以及为所述两个或更多数据部分的组计算冗余数据，所述冗余数据从所述两个或更多数据部分的组来计算，使得所述两个或更多部分中的任何单独部分能够从所述冗余数据和除了所述单独部分以外的数据组的部分来计算。所述两个或更多数据部分的组根据它们的分配位置可能被选择，使得所述两个或更多数据部分都不被分配给相邻的串组。在沿着如下字线的物理位置处存储所述冗余数据，所述字线不连接到包含所述两个或更多数据部分中的任何一个部分的字线。计算所述冗余数据可能由应用于所述两个或更多数据部分的组的异或(XOR)操作来执行。选择所述两个或更多部分的组可能只选择被分配到所述单独的块的字线的部分，所述单独的块的字线由至少一个中间的字线垂直地分开。在沿着字线的物理位置处可能存储所述冗余数据，所述字线被至少一个中间的字线与任何字线垂直地分开，所述组的一部分沿着所述任何字线被存储。在所述三维非易失性NAND存储器阵列中存储所述数据部分之前根据误差校正编码(ECC)方案可能编码所述数据部分。所述方法可能还包含:在所述三维非易失性NAND存储器中存储所述数据的组和所述冗余数据；随后从所述三维非易失性NAND存储器读取所述数据的组的第一数据部分；尝试使用ECC解码来解码所述读取的第一数据部分；确定所述读取的第一数据部分不能由ECC校正；以及作为回应，从所述冗余数据和除了所述第一部分以外的数据部分的组计算所述第一数据部分。所述两个或更多数据部分可能由3或4个数据部分组成，所述3或4个数据部分经历异或操作以计算所述冗余数据。一种三维非易失性NAND存储器系统的示例，包含:多个单独地可擦除块的存储器单元，单独的块包含沿着每个位线的多个垂直的NAND串，所述多个垂直的NAND串的每个由如下字线服务，所述字线被连接到所述多个垂直的NAND串中的其他垂直的NAND串的字线；冗余计算电路，其从数据部分的组计算冗余数据，使得在所述组中的任何数据部分能够从在所述组中的其他数据部分和所述冗余数据被再现；以及数据选择电路，其根据数据部分的物理位置选择数据部分以形成用于计算冗余数据的组，使得在组中没有两个部分被分配到连接在一起的字线。所述数据选择电路还被配置成根据数据部分的物理位置选择数据部分以形成用于计算冗余数据的组，使得在组中没有两个部分被分配到在块中的相邻的串组。所述数据选择电路可能根据数据部分的物理位置选择用于计算冗余数据，使得选择的部分来自由至少一个中间的字线垂直地分开的未连接的字线。所述冗余计算电路可能是异或(XOR)电路。所述系统可能还包含ECC电路。所述系统可能还包含专用于存储冗余数据的附加的擦除块。单独擦除块包含冗余数据和其他数据的混合。一种操作三维非易失性NAND存储器的方法的示例，其中单独的块包含连接到每个位线的多个NAND串，并且其中沿着在块中的位线的不同的串的字线被连接在一起，包含:配对相邻的NAND块，使得一对NAND本文档来自技高网...

【技术保护点】
一种操作三维非易失性NAND存储器的方法，其中单独的块包含连接到每个位线的多个NAND串，并且其中沿着位线的不同的串的字线被连接在一起，所述方法包括：接收要存储在所述三维非易失性NAND存储器阵列中的数据部分；将所述数据部分分配给在所述三维非易失性NAND存储器阵列中的用于存储的物理位置，分配给位置的单独部分被如下来定义：(1)块、(2)服务于所述块的多个位线、(3)从连接到在所述块中的所述多个位线的多组串中选择的一个串组、以及(4)耦合到所述串组的字线；选择用于计算冗余数据的两个或更多数据部分的组，所述两个或更多数据部分根据它们的分配的物理位置而被选择，使得所述两个或更多数据部分都不被分配到单独的块的不同串组的连接的字线；以及为所述两个或更多数据部分的组计算冗余数据，所述冗余数据从所述两个或更多数据部分的组来计算，使得所述两个或更多部分中的任何单独部分能够从所述冗余数据和数据的组的除了所述单独部分的部分来计算。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：CNY阿维拉，GA杜西杰，陈健，董颖达，梅文龙，李升弼，AKT马克，
申请(专利权)人：桑迪士克科技股份有限公司，
类型：发明
国别省市：美国;US