存储器系统及非易失性存储器的控制方法技术方案

本发明专利技术的实施方式提供一种能够向主机提供与数据的更新频率相关的信息的存储器系统及非易失性存储器的控制方法。实施方式的存储器系统具备非易失性存储器、及控制器。所述控制器从主机接收包含逻辑块地址的写入命令。所述控制器取得从向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止由所述主机写入到所述非易失性存储器中的数据的总量、或与向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止的时间经过相关的值。所述控制器将所述数据的总量、或与所述时间经过相关的值作为对所述接收到的写入命令的响应而通知给所述主机。

Memory system and control method for non-volatile memory

Embodiments of the present invention provide a memory system and a non-volatile memory control method capable of providing information to the host about the update frequency associated with the data. The memory system of the embodiment has a non-volatile memory, and a controller. The controller receives a write command containing a logical block address from the host. The controller obtained from to the logical block address to write to the previous address of the logic block this written so far by the host is written to the nonvolatile memory in the amount of data, or to the logical block address is written to the previous to the logical block address the write time after the related value. The controller notifies the host of the total amount of data or the relevant value associated with the time as a response to the received write command.

【技术实现步骤摘要】
存储器系统及非易失性存储器的控制方法[相关申请]本申请享有以日本专利申请2015-242998号(申请日：2015年12月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种存储器系统及非易失性存储器的控制方法。
技术介绍
近年来，具备非易失性存储器的存储器系统广泛普及。作为这种存储器系统之一，众所周知有基于NAND(NotAND，与非)闪存技术的固态驱动器(SSD，SolidStateDrives)。SSD因其低耗电、高性能等特征，而被用作各种计算机的主存储器。最近，开始尝试通过来自主机的控制而谋求SSD的性能改善。但是，为了能够改善SSD的性能，要求实现用来向主机提供用于性能改善的有用信息的新功能。
技术实现思路
本专利技术的实施方式提供一种能够向主机提供与数据的更新频率相关的信息的存储器系统及非易失性存储器的控制方法。实施方式的存储器系统具备非易失性存储器、及电连接于所述非易失性存储器的控制器。所述控制器从主机接收包含逻辑块地址的写入命令。所述控制器取得从向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止由所述主机写入到所述非易失性存储器中的数据的总量、或与向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止的时间经过相关的值。所述控制器将所述数据的总量、或与所述时间经过相关的值作为对所述接收到的写入命令的响应而通知给所述主机。附图说明图1是说明实施方式的存储器系统的构成例的框图。图2是所述实施方式的存储器系统执行的无用存储单元收集次数管理动作和无用存储单元收集动作的说明图。图3是所述实施方式的存储器系统中使用的无用存储单元收集(GC)次数管理列表的例的说明图。图4是所述实施方式的存储器系统基于无用存储单元收集次数管理列表而执行的无用存储单元收集对象块选择动作的说明图。图5是所述实施方式的存储器系统执行的无用存储单元收集动作的说明图。图6是写入所述实施方式的存储器系统的多种数据的例的说明图。图7是无用存储单元收集次数和多种数据间的数据量比例的关系的例的说明图。图8是说明所述实施方式的存储器系统执行的无用存储单元收集动作的次序的流程图。图9是所述实施方式的存储器系统执行的包含将具有不同无用存储单元收集次数的2个块组的有效数据合并的处理的无用存储单元收集动作的说明图。图10是说明所述实施方式的存储器系统执行的包含将具有不同无用存储单元收集次数的2个块组的有效数据合并的处理的无用存储单元收集动作的次序的流程图。图11是只对特定的无用存储单元收集次数以上的块组允许合并处理的动作的说明图。图12是说明包含只对特定的无用存储单元收集次数以上的块组允许合并处理的动作的无用存储单元收集动作的次序的流程图。图13是所述实施方式的存储器系统执行的对主机的数据写入用依次分配空闲块的动作的说明图。图14是所述实施方式的存储器系统使用的块使用顺序管理列表的例的说明图。图15是请求向相同LBA(LogicBlockAddress，逻辑块地址)写入时所述实施方式的存储器系统执行的累计数据写入量算出动作的说明图。图16是所述实施方式的存储器系统执行的累计数据写入量响应处理的处理序列的说明图。图17是说明所述实施方式的存储器系统执行的累计数据写入量响应处理的次序的流程图。图18是所述实施方式的存储器系统执行的累计数据写入量响应处理的其他处理序列的说明图。图19是说明所述实施方式的存储器系统执行的累计数据写入量响应处理的其他次序的流程图。图20是所述实施方式的存储器系统使用的查找表的例的说明图。图21是说明请求向相同LBA写入时所述实施方式的存储器系统执行的时间经过响应处理的次序的流程图。图22是说明基于从所述实施方式的存储器系统接收的累计数据写入量/时间经过信息而由主机执行的处理的次序的例的流程图。图23是说明主机的构成例的框图。图24是表示包含所述实施方式的存储器系统和主机的计算机的构成例的图。具体实施方式以下，参照附图来说明实施方式。首先，参照图1来说明包含一实施方式的存储器系统的信息处理系统1的构成。该存储器系统是半导体存储装置，构成为向非易失性存储器写入数据，并从非易失性存储器读取数据。该存储器系统例如作为基于NAND闪存技术的固态驱动器(SSD)3而实现。信息处理系统1包含主机(主机装置)2和SSD3。主机2是比如服务器、个人计算机这样的信息处理装置。SSD3能够被用作作为主机2发挥功能的信息处理装置的主存储器。SSD3可以内置于信息处理装置，也可以通过缆线或者网络连接于信息处理装置。作为用来将主机2和SSD3相互连接的接口，可使用SCSI(SmallComputerSystemInterface，小型计算机系统接口)、SerialAttachedSCSI(SAS，串行连接SCSI)、ATA(AdvancedTechnologyAttachment，高级技术附件)、SerialATA(SATA)、PCIExpress(PCIe)、Ethernet(注册商标)、Fibrechannel(光纤信道)等。SSD3具备控制器4、非易失性存储器(NAND存储器)5、及DRAM(DynamicRandomAccessMemory，动态随机存取存储器)6。NAND存储器5并无限定，可以包含多个NAND闪存存储芯片。NAND存储器5包含多个NAND块(块)B0～Bm-1。块B0～Bm-1作为擦除单位发挥功能。块也被称为“物理块”或者“擦除块”。块B0～Bm-1包含多个页(物理页)。即，块B0～Bm-1的每一个包含页P0～Pn-1。NAND存储器5中，数据的读取及数据的写入是以页单位执行。数据的擦除是以块单位执行。控制器4经由如Toggle、ONFI之类的NAND接口13，电连接于作为非易失性存储器的NAND存储器5。控制器4能作为构成为执行NAND存储器5的数据管理和NAND存储器5的块管理的闪存转换层(FTL)发挥功能。数据管理包含(1)表示逻辑块地址(LBA)和物理地址之间的对应关系的映射信息的管理、(2)用来隐藏页单位的读取/写入和块单位的擦除动作的处理等。LBA和物理地址之间的映射的管理是使用作为逻辑物理地址转换表发挥功能的查找表(LUT)33而执行。查找表(LUT)33以规定的管理大小单位管理LBA和物理地址之间的映射。来自主机2的写入命令大多数是请求4K字节的数据写入。因此，查找表(LUT)33也可以用例如4K字节单位管理LBA和物理地址之间的映射。对应于某个LBA的物理地址表示写入该LBA的数据的NAND存储器5内的物理存储位置。物理地址包含物理块地址和物理页地址。物理页地址对所有页分配，且物理块地址对所有块分配。向页的数据写入在1个擦除循环中只能进行一次。因此，控制器4将向相同LBA的写入(覆写)映射到NAND存储器5上的其他页。即，控制器4向所述其他页写入数据。然后，控制器4更新查找表(LUT)33，将该LBA关联于所述其他页，并将原来的页(即曾关联该LBA的旧数据)无效化。块管理包含不良块的管理、损耗平均、和无用存储单元收集动作等。损耗平均是用来使各物理块的编程/擦除次数平准化的动作。无用存储单元收集动作是用来作出NAND存储器本文档来自技高网...

【技术保护点】
一种存储器系统，其特征在于：具备非易失性存储器及控制器，所述控制器电连接于所述非易失性存储器，且以如下方式构成，从主机接收包含逻辑块地址的写入命令，取得从向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止由所述主机写入到所述非易失性存储器中的数据的总量、或与向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止的时间经过相关的值，将所述数据的总量、或与所述时间经过相关的值作为对所述接收到的写入命令的响应而通知给所述主机。

【技术特征摘要】
2015.12.14 JP 2015-2429981.一种存储器系统，其特征在于：具备非易失性存储器及控制器，所述控制器电连接于所述非易失性存储器，且以如下方式构成，从主机接收包含逻辑块地址的写入命令，取得从向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止由所述主机写入到所述非易失性存储器中的数据的总量、或与向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止的时间经过相关的值，将所述数据的总量、或与所述时间经过相关的值作为对所述接收到的写入命令的响应而通知给所述主机。2.根据权利要求1所述的存储器系统，其特征在于：所述控制器是以将所述数据的总量或与所述时间经过相关的值作为对所述接收到的写入命令的允许响应而通知给所述主机的方式构成。3.根据权利要求1所述的存储器系统，其特征在于：所述控制器是以如下方式构成，基于因向所述逻辑块地址的前次写入而被写入数据的所述非易失性存储器内的第1物理存储位置、因向所述逻辑块地址的本次写入而须被写入数据的所述非易失性存储器内的第2物理存储位置、及在包含所述第1物理存储位置的第1块的分配到包含所述第2物理存储位置的第2块的分配为止的区间，被分配用于来自所述主机的数据的写入的块的数量，取得所述数据的总量，将所述取得的所述数据的总量作为对所述接收到的写入命令的响应而通知给所述主机。4.根据权利要求3所述的存储器系统，其特征在于：所述控制器是以通过参照对逻辑块地址与物理地址之间的映射进行管理的逻辑物理地址转换表，而取得对所述逻辑块地址映射的物理地址作为所述第1物理存储位置的方式构成。5.根据权利要求3所述的存储器系统，其特征在于：所述控制器是以如下方式构成，分配所述非易失性存储器内的一个空闲块作为须写入来自所述主机的数据的写入对象块，一边更新对逻辑块地址与物理地址之间的映射进行管理的逻辑物理地址转换表，一边将从所述主机接收到的写入数据依次写入到所述写入对象块的可用页中，当所述写入对象块中没有可用页时，分配新的空闲块作为所述写入对象块，对被分配作为所述写入对象块的块分别赋予表示其分配顺序的编号，基于对包含所述第1物理存储位置的第1块赋予的编号及对包含所述第2物理存储位置的第2块赋予的编号，算出在所述第1块的分配到所述第2块的分配为止的区间，被分配用于来自所述主机的数据的写入的所述块的数量。6.根据权利要求1所述的存储器系统，其特征在于：所述控制器是以将所述数据的总量或与所述时间经过相关...

【专利技术属性】
技术研发人员：菅野伸一，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP