存储装置、存储器控制器及存储器控制方法制造方法及图纸

根据本实施方式，存储装置包括：半导体存储器，存储作为编码字的第一编码字及第二编码字，并具有多层单元，与一个字线连接的多个存储器单元能存储多个页；和控制器，其从半导体存储器的多个页中的一个页读取第一编码字及向多个页中的与第一编码字对应的页以外的页写入的第二编码字。控制器使用从半导体存储器读取的第一编码字及第二编码字来进行纠错处理，控制器在由纠错处理不能纠正第一编码字且能纠正第二编码字的情况下再读取第一编码字，控制器使用再读取所形成的读取结果和纠错后的第二编码字的各位的位值来决定第一编码字的各位值。

【技术实现步骤摘要】
本申请基于美国临时专利申请61/950,625号(申请日：2014年3月10日)并要求其优先权。该在先申请的全部内容通过引用并入此处。
本专利技术涉及存储装置、存储器控制器及存储器控制方法。
技术介绍
在NAND闪存(以下称为NAND存储器)中，利用在存储器单元的浮置栅积蓄的电荷量来存储信息。根据在存储器单元的浮置栅积蓄的电荷量来决定阈值电压。阈值电压表示存储器单元的晶体管为ON(有电流流动)的电压。即、在向存储器单元施加阈值电压以上的电压时有电流流动，在施加比阈值电压低的电压的情况下没有电流流动。在NAND存储器中，定义多个阈值的范围，并将各范围分配为多个数据值，注入电子以使存储器单元的阈值成为与数据值对应的范围。这样，各存储器单元能存储数据值。例如，在使用每一个存储器单元能存储3位(比特)的3位/单元的存储器单元的情况下，将八个电压范围分配为八个数据值。在写入时，注入电子以使在存储器单元的浮置栅积蓄的电荷量成为与八个第一范围中的任一个对应的电荷量。而且，通过施加用于区别八个电压范围的七个读取电压，而能读取存储于存储器单元的数据值。另一方面，在NAND存储器中，浮置栅的电荷量有时从写入时变化，这样，有时不能正确地读取存储于存储器单元的数据值。
技术实现思路
本专利技术的目的是在进行从存储器单元度读取的数据的纠错时提高能纠正的可能性。本实施方式的存储装置，包括：半导体存储器，存储作为编码字的第一编码字及第二编码字，并具有多层单元，与一个字线连接的多个存储器单元能存储多个页；和控制器，其从半导体存储器的多个页中的一个页读取第一编码字及向多个页中的与第一编码字对应的页以外的页写入的第二编码字。控制器使用从半导体存储器读取的第一编码字及第二编码字来进行纠错处理，控制器在由纠错处理不能纠正第一编码字且能纠正第二编码字的情况下再读取第一编码字，控制器使用再读取所形成的读取结果和纠错后的第二编码字的各位的位值来决定第一编码字的各位值。附图说明图1是表示第一实施方式涉及的存储装置的构成例的框图。图2是表示使用3位/单元的存储器单元的情况下的存储器单元和页的关系的图。图3是表示3位/单元的多层单元的电压范围和数据的分配例的图。图4是表示在半导体存储器的各页保存的用户数据和奇偶校验(パリティ)的一例的图。图5是表示阈值的变化和位值的判断错误及再读取后的值的一例的图。图6是表示第一实施方式的存储装置的再读取控制涉及的数据的收发的图。图7是示意地表示推定数据的选择方法的图。图8是表示第一实施方式的再读取步骤的一例的图。图9是表示第二实施方式的再读取步骤的一例的图。图10是表示求出从七个再读取数据观测的电平的一例的图。具体实施方式下面参照附图来详细说明实施方式涉及的存储装置、存储器控制器及存储器控制方法。再有，本专利技术不限于这些实施方式。(第一实施方式)图1是表示第一实施方式涉及的存储装置的构成例的框图。本实施方式的存储装置1具备存储器控制器2和半导体存储器3。存储装置1能与主机4连接，在图1中表示了与主机4连接的状态。主机4是例如个人计算机、移动终端等电子设备。半导体存储器3是非易失地存储数据的半导体存储器，例如，是NAND存储器。在NAND存储器中，在通常为被称为页的写入单位数据的每个进行数据的写入、读取。在本实施方式中，半导体存储器3的存储器单元是能在单个存储器单元进行2位以上的存储的多层单元。存储器控制器2根据来自主机4的写入命令来控制向半导体存储器3的写入。此外，存储器控制器2根据来自主机4的读取命令来控制从半导体存储器3的读取。存储器控制器2具备主机I/F21、存储器I/F22(存储器控制部)、控制部23、ECC(Error Correcting Code(纠错码或纠错符码))部24、数据缓冲器27及再读取控制部28，且互相之间用内部总线20连接。主机I/F21将从主机4接收的命令、用户数据(写入数据)等向内部总线20输出。此外，主机I/F21将从半导体存储器3读取的用户数据(读取数据)、来自控制部23的响应等向主机4发送。存储器I/F22基于控制部23的指示来控制将用户数据等向半导体存储器3写入的处理及从半导体存储器3读取的处理。控制部23整体地控制存储装置1。控制部23是例如CPU(中央处理器)、MPU(微处理器)等。控制部23在从主机4经由主机I/F21接收命令的情况下进行根据该命令的控制。例如，控制部23根据来自主机4的命令来向存储器I/F22指示向半导体存储器3写入用户数据及奇偶校验。此外，控制部23根据来自主机4的命令来向存储器I/F22指示从半导体存储器3读取用户数据及奇偶校验。控制部23对在数据缓冲器27积蓄的用户数据决定半导体存储器3上的保存区域(存储器区域)。用户数据经由内部总线20保存于数据缓冲器27中。控制部23对作为写入单位的页单位的数据(页数据)实施存储器区域的决定。在本实施方式中，将与一个字线共同地连接的存储器单元定义为存储器单元组。在存储器单元是多层单元的情况下，存储器单元组与多个页对应。例如，在使用能存储2位的(2位/单元的)多层单元的情况下，存储器单元组与2页对应。在使用能存储3位的(3位/单元的)多层单元的情况下，存储器单元组与3页对应。图2是表示使用3位/单元的存储器单元的情况下的存储器单元和页的关系的图。在使用3位/单元的存储器单元的情况下，在本实施方式中，将在一个存储器单元保存的3位分别称为上位、中位、下位。此外，将由构成一个存储器单元组(与一个字线(WL)连接的存储器单元)的存储器单元的上位所构成的页称为上页，将由中位所构成的页称为中页，将由下位所构成的页称为下页。控制部23在每页决定写入目标的半导体存储器3的存储器区域。在半导体存储器3的存储器区域分配了物理地址。控制部23使用物理地址来管理用户数据的写入目标的存储器区域。控制部23向存储器I/F22指示以指定决定的存储器区域(物理地址)来将用户数据向半导体存储器3写入。控制部23管理用户数据的逻辑地址(主机4管理的逻辑地址)和物理地址的对应。在接收包括来自主机4的逻辑地址在内的读取命令的情况下，控制部23特定与接收的逻辑地址对应的物理地址，并向存储器I/F22指示从特定的物理地址读取用户数据。ECC部24具备编码部25及解码部26。编本文档来自技高网...

【技术保护点】
一种存储装置，其特征在于，包括：半导体存储器，其具有一个以上字线和一个以上存储器单元，且存储作为编码字的第一编码字及第二编码字，所述存储器单元能分别存储多个位，与一个字线连接的多个所述存储器单元能存储多个页；和控制器，其从所述半导体存储器的所述多个页中的一个页读取所述第一编码字及向所述多个页中的与所述第一编码字对应的所述页以外的页写入的所述第二编码字，其中，所述控制器使用从所述半导体存储器读取的所述第一编码字及第二编码字来进行纠错处理，所述控制器在由所述纠错处理不能纠正所述第一编码字且能纠正所述第二编码字的情况下再读取所述第一编码字，所述控制器使用所述再读取所形成的读取结果和纠错后的所述第二编码字的各位的位值来决定所述第一编码字的各位值。

【技术特征摘要】
2014.03.10 US 61/950,6251.一种存储装置，其特征在于，
包括：
半导体存储器，其具有一个以上字线和一个以上存储器单元，且
存储作为编码字的第一编码字及第二编码字，所述存储器单元能分别存储
多个位，与一个字线连接的多个所述存储器单元能存储多个页；和
控制器，其从所述半导体存储器的所述多个页中的一个页读取所
述第一编码字及向所述多个页中的与所述第一编码字对应的所述页以外的
页写入的所述第二编码字，
其中，所述控制器使用从所述半导体存储器读取的所述第一编码字及
第二编码字来进行纠错处理，
所述控制器在由所述纠错处理不能纠正所述第一编码字且能纠正所述
第二编码字的情况下再读取所述第一编码字，
所述控制器使用所述再读取所形成的读取结果和纠错后的所述第二编
码字的各位的位值来决定所述第一编码字的各位值。
2.根据权利要求1所述的存储装置，其特征在于，
所述控制器使用纠错后的所述第二编码字的各位的位值来决定用于再
读取所述第一编码字的读取电压，并使用决定的所述读取电压来实施所述
再读取。
3.根据权利要求1所述的存储装置，其特征在于，
在n为2以上的整数，所述存储器单元能存储n位，所述存储器单元的
阈值电压被分类为2n个电压范围，所述2n个电压范围分别与2n个数据值对
应，为了识别所述存储器单元的阈值电压属于所述2n个电压范围中的哪个
所述电压范围而使用2n－1个读取电压的情况下，
所述控制器使用所述2n－1个读取电压来再读取所述第一编码字。
4.根据权利要求3所述的存储装置，其特征在于，
所述控制器在纠错后的所述第二编码字的各位的位值的每个求出保存

\t有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候
补，并基于所述再读取所形成的读取结果而在所述存储器单元的每个求出
该存储器单元的阈值电压所属的电压范围来作为观测电压范围，选择所述
候补中的靠近所述观测电压范围的范围来作为所述存储器单元的阈值电压
所属的电压范围，基于选择的电压范围来决定所述第一编码字的位值。
5.根据权利要求3所述的存储装置，其特征在于，
所述控制器在纠错后的所述第二编码字的各位的位值的每个预先求出
保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围
的候补，在所述电压范围的每个，对于所述存储器单元的阈值电压被观测
为属于该电压范围的情况下的、纠错后的所述第二编码字的各位的位值的
每个的所述候补即所述电压范围预先求出该电压范围是所述存储器单元的
写入时的电压范围的概率，
所述控制器基于所述再读取所形成的读取结果和所述概率来决定所述
第一编码字的各位值。
6.根据权利要求3所述的存储装置，其特征在于，
所述控制器在纠错后的所述第二编码字的各位的位值的每个预先求出
保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围
的候补，在所述电压范围的每个，对于所述存储器单元的阈值电压被观测
为属于该电压范围的情况下的、纠错后的所述第二编码字的各位的位值的
每个的所述候补即所述电压范围预先求出该电压范围是所述存储器单元的
写入时的电压范围的概率，
所述控制器基于所述再读取所形成的读取结果和所述概率来求出所述
第一编码字的每个位的似然度，
所述控制器使用所述似然度来进行纠错处理并决定所述第一编码字的
各位值。
7.一种存储器控制器，其特征在于，
控制具有一个以上字线和一个以上存储器单元且存储作为编码字的第
一编码字及第二编码字的半导体存储器，并进行以下控制：所述存储器单

\t元能分别存储多个位，与一个字线连接的多个所述存储器单元能存储多个
页，
其中，所述存储器控制器从所述半导体存储器的所述多个页中的一个
页读取所述第一编码字及向所述多个页中的与所述第一编码字对应的所述
页以外的页写入的所述第二编码字，
所述存储器控制器使用从所述半导体存储器读取的所述第一编码字及
第二编码字来进行纠错处理，
所述存储器控制器在由所述纠错处理不能纠正所述第一编码字且能纠
正所述第二编码字的情况下再读取所述第一编码字，
所述存储器控制器使用所述再读取所形成的读取结果和纠错后的所述
第二编码字的各位的位值来决定所述第一编码字的各位值。
8.根据权利要求7所述的存储器控制器，其特征在于，
使用纠错后的所述第二编码字的各位的位值来决定用于再读取所述第
一编码字的读取电压，并使用决定的所述读取电压来实施所述再读取。
9.根据权利要求7所述的存储器控制器，其特征在于，
在n为2以上的整数，所述存储器单元能存储n位，所述存储器单元的
阈值电压被分类为2n个电压范围，所述2n个电压范围分别与2n个数据值对
应，为了识别所述存储器单元的阈值电压属于所述2n个电压范围中的哪个
所述电压范围而使用2n－1个读取电压的情况下，
使用所述2n－1个读取电压来再读取所述第一编码字。
10.根据权利要求9所述的存储器控制器，其特征在于，
在纠错后的所述第二编码字的各...

【专利技术属性】
技术研发人员：山崎进，吉田贤治，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP