基于断言的存储器控制器接口时序参数化验证系统技术方案

基于断言的存储器控制器接口时序参数化验证系统，涉及集成电路验证技术领域；其中，配置单元：将配置参数传输至断言文件库；控制单元：将控制参数传输至断言文件库；断言文件库：根据配置参数和控制参数的数值选择验证所需的断言文件；验证所需的断言文件：对接口信号时序和接口信号时序要求进行匹配，生成匹配信息，传输至检测单元；待验证存储器控制器：将接口信号时序传输至验证所需的断言文件；根据失败匹配信息对接口信号时序进行修改；检测单元：当检测到匹配失败信号时，将失败匹配信息传输至待验证存储器控制器；本发明专利技术提供基于断言的存储器控制器接口时序参数化验证系统，能够大量节省验证时间，降低工作难度，并提高验证的准确性。

【技术实现步骤摘要】
基于断言的存储器控制器接口时序参数化验证系统
本专利技术涉及一种集成电路验证
，特别是一种基于断言的存储器控制器接口时序参数化验证系统。
技术介绍
随着SoC越来越复杂，所使用的各个存储器的类型以及访问时序的复杂度也不断增加，对其进行仿真验证所需要的时间和人力资源也越来越多，在有限的项目时间内完成验证任务的紧迫性越来越强。对于存储器时序验证的传统验证方法，是通过抓取仿真过程中的存储器接口访问波形，然后通过人工确认的方式保证时序的正确性。上述已有方式存在的缺点主要表现在：(1)耗时，需要耗费大量的时间抓取波形并确认时序。(2)不准确，人为因素不能保证时序验证的正确性，容易出错。
技术实现思路
本专利技术的目的在于克服现有技术的上述不足，提供基于断言的存储器控制器接口时序参数化验证系统，提供基于断言的存储器控制器接口时序参数化验证系统，该方法能够大量节省验证时间，降低工作难度，并提高验证的准确性。本专利技术的上述目的是通过如下技术方案予以实现的：基于断言的存储器控制器接口时序参数化验证系统，包括配置单元、控制单元、断言文件库、验证所需的断言文件、待验证存储器控制器、连接单元、检测单元：配置单元：人工录入配置参数，并将配置参数传输至断言文件库；控制单元：人工录入控制参数，并将控制参数传输至断言文件库；断言文件库：包括多个人工预先录入的断言文件；接收配置单元传来的配置参数；接收控制单元传来的控制参数；根据配置参数的数值和控制参数的数值选择验证所需的断言文件；待验证存储器控制器：生成接口信号时序，通过连接单元将接口信号时序传输至验证所需的断言文件；接收检测单元传来的失败匹配信息，并根据检测单元传来的失败匹配信息对接口信号时序进行修改；验证所需的断言文件：包括接口信号时序要求；接收待验证存储器控制器传来的接口信号时序，对接口信号时序和验证所需的断言文件中的接口信号时序要求进行匹配，生成匹配信息，并将匹配信息传输至检测单元；所述匹配信息包括匹配成功信号INFO_SUC、或匹配失败信号INFO_FAIL和失败匹配信息；检测单元：接收验证所需的断言文件传来的匹配信息，对匹配信息进行检测，当检测到匹配成功信号INFO_SUC时，不做处理；当检测到匹配失败信号INFO_FAIL时，将失败匹配信息传输至待验证存储器控制器；直至所有匹配信息中全部为匹配成功信号时，验证结束。在上述的基于断言的存储器控制器接口时序参数化验证系统，所述的配置参数包括：type_prom为是否产生prom类型断言；type_sram为是否产生sram类型断言；type_sdram为是否产生sdram类型断言；bw_prom为prom存储器位宽；bw_sram为sram存储器位宽；bw_sdram为sdram存储器位宽；n_prom为prom存储器数量；n_sram为sram存储器数量；n_sdram为sdram存储器数量；rw_prom为prom读等待周期数；rw_sram为sram读等待周期数；ww_prom为prom写等待周期数；ww_sram为sram写等待周期数；cas_sdram为sdram的cas延时等待周期数；type_mem为自定义设备类型；n_mem为自定义设备数量；bw_mem为自定义设备存储器位宽；info_suc为断言成功信息；info_fail为断言失败信息；其中type_prom、type_sram、type_sdram、type_mem取值为0或1；bw_prom、bw_prom、bw_sdram、bw_mem取值为8或16或32或64中之一，n_prom、n_sram、n_sdram、n_mem取值为任一正整数。在上述的基于断言的存储器控制器接口时序参数化验证系统，所述的控制参数包括：SVA_EN为待验证存储器控制器断言功能使能参数，当其取值为1时，使能断言功能，当其取值为0时，禁止断言功能；ASSERTSTART_PROM为PROM断言启动参数，当SVA_EN取值为1且当ASSERTSTART_PROM取值为1时，启用验证所需的断言文件中的PROM断言文件；当ASSERTSTART_PROM取值为0时，不启用验证所需的断言文件中的PROM断言文件；ASSERTSTART_SRAM为SRAM断言启动参数，当SVA_EN取值为1且ASSERTSTART_SRAM取值为1时，启用验证所需的断言文件中的SRAM断言文件，当ASSERTSTART_SRAM取值为0时，不启用验证所需的断言文件中的SRAM断言文件；ASSERTSTART_SDRAM为SDRAM断言启动参数，当SVA_EN取值为1且ASSERTSTART_SDRAM取值为1时，启用验证所需的断言文件中的SDRAM断言文件，当ASSERTSTART_SDRAM取值为0时，不启用验证所需的断言文件中的SDRAM断言文件；MSG为测试程序中可配置的参数，当测试程序中设置MSG为ASSERT_SRAMTRUN_ON时，可设置验证环境中的控制参数ASSERTSTART_SRAM为1，当测试程序中设置MSG为ASSERT_SRAMTRUN_OFF时，可设置验证环境中的控制参数ASSERTSTART_SRAM为0；当测试程序中设置MSG为ASSERT_SDRAMTRUN_ON时，可设置验证环境中的控制参数ASSERTSTART_SDRAM为1，当测试程序中设置MSG为ASSERT_SDRAMTRUN_OFF时，可设置验证环境中的控制参数ASSERTSTART_SDRAM为0。在上述的基于断言的存储器控制器接口时序参数化验证系统，所述的验证所需的断言文件包括PROM断言文件、SRAM断言文件或SDRAM断言文件中的一种或多种。在上述的基于断言的存储器控制器接口时序参数化验证系统，选择配置参数中的类型、存储器位宽、存储器数量和等待周期数与多个人工预先录入的断言文件中相同的断言文件作为验证所需的断言文件；根据SVA_EN、ASSERTSTART_PROM、ASSERTSTART_SRAM和ASSERTSTART_SDRAM的取值，判断验证所需的断言文件中，PROM断言文件、SRAM断言文件和SDRAM断言文件是否启用。在上述的基于断言的存储器控制器接口时序参数化验证系统，所述的PROM断言文件、SRAM断言文件和SDRAM断言文件均包括接口信号时序要求。在上述的基于断言的存储器控制器接口时序参数化验证系统，所述的接口信号时序包括：PROM_RST[N_PROM]为PROM复位信号；PROM_CLK[N_PROM]为PROM时钟信号；PROM_ADDR[N_PROM]为PROM地址信号；PROM_DATA[N_PROM]为PROM数据信号；PROM_SN[N_PROM]为PROM片选信号；PROM_WRITEN[N_PROM]为PROM写使能信号；PROM_OEN[N_PROM]为PROM读使能信号；N_PROM为待验证存储器控制器所具有的PROM接口的数量；SRAM_RST[N_SRAM]为SRAM复位信号；SRAM_CLK[N_SRAM]为SRAM时钟信号；SRAM_ADDR[N_SRAM]为SRAM地址信号；SRAM_DATA[N_SRAM]为SRAM数据信号；SRAM_SN本文档来自技高网...

【技术保护点】
基于断言的存储器控制器接口时序参数化验证系统，其特征在于：包括配置单元、控制单元、断言文件库、验证所需的断言文件、待验证存储器控制器、连接单元、检测单元：配置单元：人工录入配置参数，并将配置参数传输至断言文件库；控制单元：人工录入控制参数，并将控制参数传输至断言文件库；断言文件库：包括多个人工预先录入的断言文件；接收配置单元传来的配置参数；接收控制单元传来的控制参数；根据配置参数的数值和控制参数的数值选择验证所需的断言文件；待验证存储器控制器：生成接口信号时序，通过连接单元将接口信号时序传输至验证所需的断言文件；接收检测单元传来的失败匹配信息，并根据检测单元传来的失败匹配信息对接口信号时序进行修改；验证所需的断言文件：包括接口信号时序要求；接收待验证存储器控制器传来的接口信号时序，对接口信号时序和验证所需的断言文件中的接口信号时序要求进行匹配，生成匹配信息，并将匹配信息传输至检测单元；所述匹配信息包括匹配成功信号INFO_SUC、或匹配失败信号INFO_FAIL和失败匹配信息；检测单元：接收验证所需的断言文件传来的匹配信息，对匹配信息进行检测，当检测到匹配成功信号INFO_SUC时，不做处理；当检测到匹配失败信号INFO_FAIL时，将失败匹配信息传输至待验证存储器控制器；直至所有匹配信息中全部为匹配成功信号时，验证结束。...

【技术特征摘要】
1.基于断言的存储器控制器接口时序参数化验证系统，其特征在于：包括配置单元、控制单元、断言文件库、验证所需的断言文件、待验证存储器控制器、连接单元、检测单元：配置单元：人工录入配置参数，并将配置参数传输至断言文件库；控制单元：人工录入控制参数，并将控制参数传输至断言文件库；断言文件库：包括多个人工预先录入的断言文件；接收配置单元传来的配置参数；接收控制单元传来的控制参数；根据配置参数的数值和控制参数的数值选择验证所需的断言文件；待验证存储器控制器：生成接口信号时序，通过连接单元将接口信号时序传输至验证所需的断言文件；接收检测单元传来的失败匹配信息，并根据检测单元传来的失败匹配信息对接口信号时序进行修改；验证所需的断言文件：包括接口信号时序要求；接收待验证存储器控制器传来的接口信号时序，对接口信号时序和验证所需的断言文件中的接口信号时序要求进行匹配，生成匹配信息，并将匹配信息传输至检测单元；所述匹配信息包括匹配成功信号INFO_SUC、或匹配失败信号INFO_FAIL和失败匹配信息；检测单元：接收验证所需的断言文件传来的匹配信息，对匹配信息进行检测，当检测到匹配成功信号INFO_SUC时，不做处理；当检测到匹配失败信号INFO_FAIL时，将失败匹配信息传输至待验证存储器控制器；直至所有匹配信息中全部为匹配成功信号时，验证结束。2.根据权利要求1所述的基于断言的存储器控制器接口时序参数化验证系统，其特征在于：所述的配置参数包括：type_prom为是否产生prom类型断言；type_sram为是否产生sram类型断言；type_sdram为是否产生sdram类型断言；bw_prom为prom存储器位宽；bw_sram为sram存储器位宽；bw_sdram为sdram存储器位宽；n_prom为prom存储器数量；n_sram为sram存储器数量；n_sdram为sdram存储器数量；rw_prom为prom读等待周期数；rw_sram为sram读等待周期数；ww_prom为prom写等待周期数；ww_sram为sram写等待周期数；cas_sdram为sdram的cas延时等待周期数；type_mem为自定义设备类型；n_mem为自定义设备数量；bw_mem为自定义设备存储器位宽；info_suc为断言成功信息；info_fail为断言失败信息；其中type_prom、type_sram、type_sdram、type_mem取值为0或1；bw_prom、bw_prom、bw_sdram、bw_mem取值为8或16或32或64中之一，n_prom、n_sram、n_sdram、n_mem取值为任一正整数。3.根据权利要求2所述的基于断言的存储器控制器接口时序参数化验证系统，其特征在于：所述的控制参数包括：SVA_EN为待验证存储器控制器断言功能使能参数，当其取值为1时，使能断言功能，当其取值为0时，禁止断言功能；ASSERTSTART_PROM为PROM断言启动参数，当SVA_EN取值为1且当ASSERTSTART_PROM取值为1时，启用验证所需的断言文件中的PROM断言文件；当ASSERTSTART_PROM取值为0时，不启用验证所需的断言文件中的PROM断言文件；ASSERTSTART_SRAM为SRAM断言启动参数，当SVA_EN取值为1且ASSERTSTART_SRAM取值为1时，启用验证所需的断言文件中的SRAM断言文件，当ASSERTSTART_SRAM取值为0时，不启用验证所需的断言文件中的SRAM断言文件；ASSERTSTART_SDRAM为SDRAM断言启动参数，当SVA_EN取值为1且ASSERTSTART_SDRAM取值为1时，启用验证所需的断言文件中的SDRAM断言文件，当ASSERTSTART_SDRAM取值为0时，不启用验证所需的断言文件中的SDRAM断言文件；MSG为测试程序中可配置的参数，当测试程序中设置MSG为ASSERT_SRAMTRUN_ON时，可设置验证环境中的控制参数ASSERTSTART_SRAM为1，当测试程序中设置MSG为ASSERT_SRAMTRUN_OFF时，可设置验证环境中的控制参数ASSERTSTART_SRAM为0；当测试程序中设置MSG为ASSERT_SDRAMTRUN_ON时，可设置验证环境中的控制参数ASSERTSTART_SDRAM为1，当测试程序中设置MSG为ASSERT_SDRAMTRUN_OFF时，可设置验证环境中的控制参数ASSERTSTART_SDRAM为0。4.根据权利要求3所述的基于断言的存储器控制器接口时序参数化验证系统，其特征在于：所述的验证所需的断言文件包括PROM断言文件、SRAM断言文件或SDRAM断言文件...

【专利技术属性】
技术研发人员：张世远，陈雷，于立新，彭和平，庄伟，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11