一种面向FPGA芯片的硬件木马检测系统及方法技术方案

技术编号：40833483 阅读：4 留言：0更新日期：2024-04-01 14:57

本发明专利技术公开了一种面向FPGA芯片的硬件木马检测系统，包括：综合模块、子模块划分模块、仿真模块、木马检测模块和验证文件生成模块；其中，综合模块，对输入的待检测FPGA设计进行存储、读取、调用和综合处理，输出综合后网表文件；子模块划分模块，将输入的综合后网表文件进行处理，生成待检测子模块文件；仿真模块，根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及子模块划分模块输出的待检测子模块设计文件，生成仿真结果文件；木马检测模块，根据仿真结果文件，生成检测结果；验证文件生成模块，根据检测结果，检测是否存在木马节点，若是，则生成用于验证木马节点的断言文件并输出；若否，则结束。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术属于集成电路硬件安全，具体涉及一种面向fpga芯片的硬件木马检测系统及方法。

技术介绍

1、现代集成电路设计为了加速设计过程通常大量使用不受信任的第三方提供的知识产权(intellectual property，ip)核，这些ip核中可能存在植入硬件木马的风险。硬件木马绝大部分时间处于休眠状态，只有在特定的条件下才会激活。硬件木马一旦被激活将会执行预先设定的恶意行为，比如降低电路性能、监听控制、泄露敏感信息、甚至篡改芯片功能等，给集成电路硬件安全造成严重威胁。

2、目前对硬件木马检测技术的研究大都针对加工制造完成的芯片，主要包括逆向工程分析、侧信道分析技术和机器学习方法。逆向工程通过检查与分析芯片内部结构来提取原理图或制造工艺信息，实施起来效率低、代价高；侧信道分析方法关注硬件木马的植入所带来的电路运行参数的变化，但是需要那以获取的母本芯片作为参考；机器学习方法需要大量木马样本作为参考，且训练模型也需要耗费许多时间。

技术实现思路

1、本专利技术的目的是针对现有技术的不足，提出了一种面向fpga芯片的硬件木马检测系统及方法，以在集成电路设计早期便能识别硬件木马，不用破坏芯片自身的结构，不需要母本芯片作为参考且无需训练模型，最终降低木马检测成本。

2、本专利技术解决其技术问题所采用的技术方案如下：

3、本专利技术公开了一种面向fpga芯片的硬件木马检测系统，包括：综合模块、子模块划分模块、仿真模块、木马检测模块和验证文件生成模块；其中，</p>

4、综合模块，对输入的待检测fpga设计进行存储、读取、调用和综合处理，输出综合后网表文件至子模块划分模块；

5、子模块划分模块，将输入的综合后网表文件进行处理，生成待检测子模块文件输出至仿真模块；

6、仿真模块，根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及子模块划分模块输出的待检测子模块设计文件，生成仿真结果文件输出至木马检测模块；

7、木马检测模块，根据仿真结果文件，生成检测结果，发送至验证文件生成模块；

8、验证文件生成模块，根据检测结果，检测是否存在木马节点，若是，则生成用于验证木马节点的断言文件并输出；若否，则结束。

9、进一步地，在上述检测系统中，所述对输入的待检测fpga设计进行存储、读取、调用和综合处理，输出综合后网表文件至子模块划分模块，具体为：根据用户选择的综合参数，判断输入的fpga设计文件是否为已综合文件，若是，则将设计文件输出至子模块划分模块；若不是，则根据输入的设计文件生成综合脚本，并调用综合脚本对设计文件进行综合，最终输出综合后网表文件至子模块划分模块；

10、进一步地，在上述检测系统中，所述将输入的综合后网表文件进行处理，生成待检测子模块文件输出至仿真模块，具体为：

11、识别出输入的综合后网表文件中的每个子模块；

12、将每个子模块复制到新生成的与子模块名称相同的设计文件中；

13、选择待检测的子模块；

14、将待检测的子模块对应的文件输出至仿真模块。

15、进一步地，在上述检测系统中，所述仿真模块根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及子模块划分模块输出的待检测子模块设计文件，生成仿真结果文件输出至木马检测模块，具体为：根据待检测子模块文件，生成仿真脚本文件和激励文件，并调用仿真脚本、激励文件、线性反馈位移寄存器文件和仿真库文件对待检测文件进行随机仿真，生成仿真结果文件，输出至木马检测模块。

16、进一步地，在上述检测系统中，所述木马检测模块根据仿真结果文件，生成检测结果，发送至验证文件生成模块，具体为：

17、根据仿真结果文件，检测是否存在低翻转信号单元，若是，则记录低翻转信号单元的名称和触发低翻转的条件到检测结果；若否，记录不存在低翻转信号单元到检测结果；

18、根据仿真结果文件，检测是否存在低翻转lut，若是，则记录低翻转lut的名称和触发低翻转的条件到检测结果；若否，记录不存在低翻转lut到检测结果；

19、根据仿真结果文件，检测是否存在低覆盖率lut，若是，则记录低覆盖率lut的名称和触发低翻转的条件到检测结果；若否，记录不存在低覆盖率lut到检测结果；

20、将所述检测结果，发送至验证文件生成模块。

21、进一步地，在上述检测系统中，所述低翻转信号单元为在仿真过程中变化次数小于2的电平信号单元；所述低翻转lut为二进制初始化向量中1或0的个数小于2的lut；所述低覆盖率lut为仿真过程中触发的向量数小于lut总向量数的lut。

22、进一步地，在上述检测系统中，所述根据检测结果，检测是否存在木马节点，具体为：若检测结果为不存在低翻转信号单元、不存在低翻转lut且不存在低覆盖率lut，则不存在木马节点；否则，存在木马节点。

23、进一步地，在上述检测系统中，所述木马节点为低翻转信号单元、低翻转lut或低覆盖率lut。

24、本专利技术公开了一种面向fpga芯片的硬件木马检测方法，包括：

25、s1：对输入的待检测fpga设计进行存储、读取、调用和综合处理，生成综合后网表文件；

26、s2：将所述综合后网表文件进行处理，生成待检测子模块文件；

27、s3：根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及所述待检测子模块设计文件，生成仿真结果文件；

28、s4：根据所述仿真结果文件，生成检测结果；

29、s5：根据所述检测结果，检测是否存在木马节点，若是，则生成用于验证木马节点的断言文件并输出；若否，则结束。

30、本专利技术与现有技术的有益效果在于：

31、1.本专利技术提出的硬件木马检测系统，通过自动化脚本对集成电路设计进行检测，将多个复杂操作有效整合，大大提高检测效率。

32、2.本专利技术提出的硬件木马检测系统，基于fpga设计流程进行木马检测，可在集成电路设计早期检测木马信号单元，并且可以检测出难以激活的lut木马，提高准确率。

33、3.本专利技术提出的硬件木马检测系统，通过lut翻转率和覆盖率分析提供精确的木马设计定位和验证文件，方便用户进行验证测试。

34、4.本专利技术以在集成电路设计早期便能识别硬件木马，不用破坏芯片自身的结构，不需要母本芯片作为参考且无需训练模型，最终降低木马检测成本。

本文档来自技高网...

【技术保护点】

1.一种面向FPGA芯片的硬件木马检测系统，其特征在于，包括：综合模块、子模块划分模块、仿真模块、木马检测模块和验证文件生成模块；其中，

2.根据权利要求1所述的一种面向FPGA芯片的硬件木马检测系统，其特征在于：所述对输入的待检测FPGA设计进行存储、读取、调用和综合处理，输出综合后网表文件至子模块划分模块，具体为：根据用户选择的综合参数，判断输入的FPGA设计文件是否为已综合文件，若是，则将设计文件输出至子模块划分模块；若不是，则根据输入的设计文件生成综合脚本，并调用综合脚本对设计文件进行综合，最终输出综合后网表文件至子模块划分模块。

3.根据权利要求1所述的一种面向FPGA芯片的硬件木马检测系统，其特征在于：所述将输入的综合后网表文件进行处理，生成待检测子模块文件输出至仿真模块，具体为：

4.根据权利要求1所述的一种面向FPGA芯片的硬件木马检测系统，其特征在于：所述仿真模块根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及子模块划分模块输出的待检测子模块设计文件，生成仿真结果文件输出至木马检测模块，具体为：根据待检测子模块文件，生成

5.根据权利要求1所述的一种面向FPGA芯片的硬件木马检测系统，其特征在于：所述木马检测模块根据仿真结果文件，生成检测结果，发送至验证文件生成模块，具体为：

6.根据权利要求5所述的一种面向FPGA芯片的硬件木马检测系统，其特征在于：所述低翻转信号单元为在仿真过程中变化次数小于2的电平信号单元；所述低翻转LUT为二进制初始化向量中1或0的个数小于2的LUT；所述低覆盖率LUT为仿真过程中触发的向量数小于LUT总向量数的LUT。

7.根据权利要求1所述的一种面向FPGA芯片的硬件木马检测系统，其特征在于：所述根据检测结果，检测是否存在木马节点，具体为：若检测结果为不存在低翻转信号单元、不存在低翻转LUT且不存在低覆盖率LUT，则不存在木马节点；否则，存在木马节点。

8.根据权利要求7所述的一种面向FPGA芯片的硬件木马检测系统，其特征在于：所述木马节点为低翻转信号单元、低翻转LUT或低覆盖率LUT。

9.一种面向FPGA芯片的硬件木马检测方法，其特征在于，包括：

...

【技术特征摘要】

1.一种面向fpga芯片的硬件木马检测系统，其特征在于，包括：综合模块、子模块划分模块、仿真模块、木马检测模块和验证文件生成模块；其中，

2.根据权利要求1所述的一种面向fpga芯片的硬件木马检测系统，其特征在于：所述对输入的待检测fpga设计进行存储、读取、调用和综合处理，输出综合后网表文件至子模块划分模块，具体为：根据用户选择的综合参数，判断输入的fpga设计文件是否为已综合文件，若是，则将设计文件输出至子模块划分模块；若不是，则根据输入的设计文件生成综合脚本，并调用综合脚本对设计文件进行综合，最终输出综合后网表文件至子模块划分模块。

3.根据权利要求1所述的一种面向fpga芯片的硬件木马检测系统，其特征在于：所述将输入的综合后网表文件进行处理，生成待检测子模块文件输出至仿真模块，具体为：

4.根据权利要求1所述的一种面向fpga芯片的硬件木马检测系统，其特征在于：所述仿真模块根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及子模块划分模块输出的待检测子模块设计文件，生成仿真结果文件输出至木马检测模块，具体为：根据待检测子模块文件，生成仿真脚本文件和激励文件，并调用仿真脚本、激励...

【专利技术属性】
技术研发人员：张雪婷，陈雷，周婧，王硕，张彦龙，田春生，肖克，张瑶伟，周冲，庞永江，郭涛，杜忠，
申请(专利权)人：北京时代民芯科技有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人