一种存储器及其时序追踪方法技术

本发明专利技术公开了一种存储器及其时序追踪方法，所述存储器包含至少一个全局控制电路和追踪驱动电路，若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径。本发明专利技术的存储器，在存储阵列的不同位置采用至少三条追踪路径，能够更加全面地反映出存储器操作的时序；另外，在进行字线、位线追踪之前增加预解码追踪路径，提升了时序追踪的精确度。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，所述存储器包含至少一个全局控制电路和追踪驱动电路，若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径。本专利技术的存储器，在存储阵列的不同位置采用至少三条追踪路径，能够更加全面地反映出存储器操作的时序；另外，在进行字线、位线追踪之前增加预解码追踪路径，提升了时序追踪的精确度。【专利说明】
本专利技术涉及存储器领域，具体涉及，使得追踪结果更为准确、可靠。
技术介绍
在当今集成电路应用领域，对在一块小的芯片上实现多的功能提出了更高的要求，于是片上系统(System on Chip,SoC)越来越受到人们的重视。随着集成电路设计水平和工艺技术的提高，包含多个功能模块的SoC已经能够实现相当复杂的功能。根据ITRS的报告，在这些SoC中存储器占据了很大比例，并且其增长趋势还在不断扩大。各种类型的存储器如SRAM，DRAM以及Flash都能被集成到SoC中，但目前主流的嵌入式存储器还应该是SRAM,因为它能通过标准的CMOS工艺很容易地嵌入到SoC中。在特征尺寸不断缩小的同时，由于随机参杂的波动、阱临近效应等不良因素带来的工艺偏差也在不断增大。工艺偏差对电路性能有着显著影响，并且增加了对整体电路模拟的难度。因此在90纳米技术节点特别是后续的40纳米乃至22纳米，这些问题是我们所必须引起重视的。尽管考虑工艺偏差而保留相对较大的设计余量会增加设计复杂性，耗费更大的成本，但是如果不考虑将会导致电路性能的降低甚至是电路功能的无法实现。伴随着先进工艺的快速发展，被广泛应用于SoC的半导体存储器单元的尺寸也在不断缩小。同时，由于工艺偏差的存在导致不同的存储器单元具有不同的数据读取速度。这样一来，速度较慢的存储单元需要较长的读取时间，而那些速度相对快的单元读取时间短，从而产生了时序的不一致性。除此之外，存储单元的外围电路同样存在着受工艺偏差影响的问题，沿着不同的路径信号传输的延时不同。再加上电压、温度的变化，这些时序的差异会导致数据在存储器中不能进行正确的读取操作。因此，在存储器设计过程中都会包含用于检测实际电路信号延时的追踪电路，通过追踪电路反映出来的延时来调整存储器控制信号的时序，以保证存储器各项操作的准确执行。追踪电路包含有用于产生追踪信号的追踪单元，为保证追踪的准确性，这些追踪单元采用与存储器存储单元类似的结构。为了解决时序追踪的问题，传统的存储器追踪方法往往只采用单一字线或者单一位线追踪电路，产生追踪信号从而控制存储器数据读取操作。也有一些方案采用单一字线和位线相结合构成追踪电路，模拟字线和位线上的延时，如图1所示，相比于前一种方法，这种设计对提高存储器的追踪精度有很大的帮助。但是随着工艺偏差的增大，单条字线、位线追踪路径的时序已经不能反映整个存储器的工作时序。特别是在高精度电路设计中，这样的时序追踪方法已经不能满足电路对精度的要求。
技术实现思路
针对现有技术中的不足，本专利技术提供了一种全新的存储器及其时序追踪方法，包含多条追踪路径，以实现更加精确的追踪。在此，提供一种存储器，包含至少一个全局控制电路和追踪驱动电路，若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径。所述全局控制电路、追踪驱动电路、追踪路径、追踪单元及追踪控制电路在信号传输方向上依次传输连接。优选的，所述追踪控制电路和全局控制电路之间连接有灵敏放大器，灵敏放大器优设在存储器追踪路径上，例如，设在追踪控制电路的输出端。可以以一个6管存储单元作为存储单元，设置两个传输管和一对反向器相耦合。优选的，所述追踪单元和存储单元结构类似，其中追踪控制电路包括至少三根追踪位线，且在追踪控制电路中增设预解码追踪路径，预解码追踪路径位于全局控制电路和追踪驱动电路之间。在此，提供一种存储器的时序追踪方法，以包含不同位置的多条追踪路径的存储器为基础，其具体工作过程如下:全局控制电路发出信号启动追踪驱动电路，追踪驱动电路同时开启至少三条追踪路径进行字线方向的追踪；当追踪信号到达追踪单元，追踪单元的字线打开，预先被充到高电平的相应位线开始放电，之后追踪控制电路检测位线放电，通过一个对应个数的输入与非门以放电速度最快的路径为准输出追踪控制信号，用以完成对存储单元位线放电的追踪，从追踪控制电路输出的信号经过一个灵敏放大器作用于全局控制电路，从而产生精确的数据读取控制时钟。有益效果:1.本专利技术的存储器，在存储阵列的不同位置采用至少3条追踪路径，能够更加全面地反映出存储器读操作的时序。2.本专利技术的存储器，在进行字线、位线追踪之前增加了预解码追踪路径，提升了时序追踪的精确度。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。本专利技术的【具体实施方式】由以下实施例及其附图详细给出。【专利附图】【附图说明】图1为现有的一种时序追踪方案的结构不意图。图2为本专利技术的包含三条追踪路径的存储器架构的示意图。图3为本专利技术的存储器中的一种6管存储单元的结构示意图。图4为本专利技术的存储器中的一种追踪单元结构示意图。图5为本专利技术的存储器中的一种追踪控制电路示意图。图6为本专利技术的一种包含预解码追踪的存储器架构的示意图。【具体实施方式】实施例1结合图2所示，一种存储器，包含存储单元、全局控制电路、追踪驱动电路、追踪单元、追踪控制电路以及3条内嵌于存储单元阵列的不同追踪路径。另外，除追踪控制路径上的灵敏放大器外，存储器读出端口的灵敏放大器以及存储单元阵列的字线WL，位线BL在图中未标出。该包含不同位置的多条追踪路径的存储器具体工作过程如下:全局控制电路发出信号启动追踪驱动电路，追踪驱动电路同时开启追踪路径I?3进行字线方向的追踪。当追踪信号到达追踪单元，追踪单元的字线打开，预先被充到高电平的相应位线TBLl?3开始放电，之后追踪控制电路检测TBLl?3的放电，通过一个三输入与非门以放电速度最快的路径为准输出追踪控制信号，用以完成对存储单元位线放电的追踪，具体过程以下结合图5叙述。从追踪控制电路输出的信号经过一个灵敏放大器SA作用于全局控制电路，从而产生精确的数据读取控制时钟。在此，采用不同位置的三条追踪路径能够更全面地反映出存储器阵列的信号传递，这对抗工艺偏差、温度以及电压差异具有更好的效果。实施例2图3是一个6管存储单元，其中丽I和丽2构成传输管，MP3、丽5和MP4、MN6组成的一对反向器相耦合。为了更为准确地反应存储器对存储单元的读取操作，本专利技术采用与存储单元结构类似的追踪单元，如图4所示。但是不同的是TBLB —直被固定在高电平Vdd，另外传输管丽2源极和漏极相连。当追踪信号给字线TWL充电使之为高电平，丽1、丽2打开使得NodeO被拉到低电平，从而使原先预充到高电平额TBL放电，模拟存储单元的字线放电过程。实施例3图5所示的是一种追踪控制电路,TBLl?3是追踪单元的追踪位线,MPl?6实现分别给TBLl?3充电的功能，对于每一根TBL用两个上拉管，以达到更快的充电速度。其中，PCHAR信号用以控制对TBLl?3进行充电。三输入与非门的三个输入端耦接至TBLl?3，输出端耦接至一个下拉NMOS管MN11本文档来自技高网...

【技术保护点】
一种存储器，其特征在于，所述存储器包含至少一个全局控制电路和追踪驱动电路，若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径。

【技术特征摘要】

【专利技术属性】
技术研发人员：李力南，翁宇飞，
申请(专利权)人：苏州宽温电子科技有限公司，
类型：发明
国别省市：