【技术实现步骤摘要】
本说明书主要有关于时序修正的技术，特别有关于通过设计的脚本，仅对发生违例的时序路径进行修正的时序修正的技术。
技术介绍
在芯片设计过程中，为了保证实际生产出来的芯片可以在各种环境下都可以正常工作(即时序满足要求)，芯片设计者会利用静态时序分析工具(Static Timing Analysistool，STA tool)和工厂所提供的工艺文件(process file)来模拟设计在不同环境下的时序信息，进而评估设计是否满足时序要求。芯片制造厂商为了保证设计与制造的时序一致性，会向芯片设计人员提供相关的设计规则(如信号转换最大时间)，这些规则描述了时序相关的电学参数的工艺边界条件(boundary condit1n)。一旦设计中的电路有组件超出这些规则值，S卩为设计规则违例(design rule v1lat1n)，此时静态时序工具会无法根据工厂提供的处理文件算出违例组件的准确延迟信息。这种设计规则违例并不会影响生产制造，只是会影响实际的芯片的时序上与设计的一致性，举例来说，实际芯片工作频率无法与设计相匹配。所以在流片(Tape Out)之前我们除了保证时序...
【技术保护点】
一种时序修正方法，其特征在于，包括：根据网表文件、第一时序约束文件以及寄生参数文件进行静态时序分析以产生第一标准延迟文件和日志文件；透过第一脚本，根据所述日志文件判断是否发生设计规则违例；当判断所述设计规则违例发生时，透过所述第一脚本，产生违例组件列表，以及对应设计规则允许的最大设定值的第二时序约束文件；以及根据所述第二时序约束文件判断是否修正时序路径。
【技术特征摘要】
【专利技术属性】
技术研发人员：辛玲，李冰，林哲民，李翊，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。