非易失性存储器件及其制造方法和操作方法技术

本发明专利技术公开了一种非易失性存储器件及其制造方法和操作方法。所述非易失性存储器件包括第一存储串和第二存储串，第一存储串和第二存储串每个都分别包括顺序地串联耦接的第一漏极选择晶体管、第二漏极选择晶体管、多个存储器单元以及源极选择晶体管；第一位线，所述第一位线与第一存储串的第一漏极选择晶体管与第二漏极选择晶体管之间的节点耦接；以及第二位线，所述第二位线与在第二存储串的第一漏极选择晶体管的一侧的第二存储串的端部节点耦接，其中，第一存储串和第二存储串的第一漏极选择晶体管的栅极彼此耦接，且第一存储串和第二存储串的第二漏极选择晶体管的栅极彼此耦接。

Nonvolatile memory device, method of manufacturing the same, and method of operation

The invention discloses a nonvolatile memory device, a manufacturing method and an operation method thereof. The nonvolatile memory device includes a first storage storage string and second string and second string, the first storage storage on each including sequentially coupled series connected first drain electrode selection transistor, a second drain selection transistor, a plurality of memory cells and a source select transistor; the first line of the first. With the first bit line leakage first memory string electrode selection transistor and the second transistor drain select node coupling between the ground; and second line, the second line and the first drain in second on the end of the selection of storage node is one side of the transistor second memory strings, wherein the first storage on the gate the first and second storage on the drain electrode selection transistor coupled to each other, and the first string and second string storage storage grid second drain selection transistor coupled to each other.

【技术实现步骤摘要】
非易失性存储器件及其制造方法和操作方法相关申请的交叉引用本申请要求2011年12月21日提交的申请号为10-2011-0139636的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种非易失性存储器件、制造所述非易失性存储器件的方法以及操作所述非易失性存储器件的方法。
技术介绍
即使关断电源，非易失性存储器件也能保留其中储存的数据。非易失性存储器件的每个存储器单元包括由控制栅控制的浮栅，并通过将电子聚集到浮栅中或从浮栅放电出电子来执行数据编程操作或数据擦除操作。图1是说明现有的非易失性存储器件的电路图，且图2是描述用于编程图1中所示的非易失性存储器件的方法的时序图。参见图1，现有的非易失性存储器件包括：多个存储串ST；位线BLe和BLo，所述位线BLe和BLo分别与存储串ST的一个端部耦接；以及源极线SL，所述源极线SL与存储串ST的另一个端部共同耦接。每个存储串ST包括串联耦接的漏极选择晶体管DST、多个存储器单元MC以及源极选择晶体管SST。位线可以包括偶数位线BLe和奇数位线BLo。漏极选择晶体管DST的栅本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：第一存储串和第二存储串，第一存储串和第二存储串每个都分别包括顺序串联耦接的第一漏极选择晶体管、第二漏极选择晶体管、多个存储器单元以及源极选择晶体管；第一位线，所述第一位线与所述第一存储串的第一漏极选择晶体管与第二漏极选择晶体管之间的节点耦接；以及第二位线，所述第二位线与在所述第二存储串的第一漏极选择晶体管一侧的所述第二存储串的端部节点耦接，从而所述第一位线和所述第二位线与彼此不同的节点耦接，其中，所述第一存储串和所述第二存储串的第一漏极选择晶体管的栅极彼此耦接，且所述第一存储串和所述第二存储串的第二漏极选择晶体管的栅极彼此耦接。

【技术特征摘要】
2011.12.21 KR 10-2011-01396361.一种非易失性存储器件，包括：第一存储串和第二存储串，第一存储串和第二存储串每个都分别包括顺序串联耦接的第一漏极选择晶体管、第二漏极选择晶体管、多个存储器单元以及源极选择晶体管；第一位线，所述第一位线与所述第一存储串的第一漏极选择晶体管与第二漏极选择晶体管之间的节点耦接；以及第二位线，所述第二位线与在所述第二存储串的第一漏极选择晶体管一侧的所述第二存储串的端部节点耦接，从而所述第一位线和所述第二位线与彼此不同的节点耦接，其中，所述第一存储串和所述第二存储串的第一漏极选择晶体管的栅极彼此耦接，且所述第一存储串和所述第二存储串的第二漏极选择晶体管的栅极彼此耦接。2.如权利要求1所述的非易失性存储器件，其中，所述第一存储串的第一漏极选择晶体管和第二漏极选择晶体管的第一阈值电压比所述第二存储串的第一漏极选择晶体管和第二漏极选择晶体管的第二阈值电压高。3.一种非易失性存储器件的编程方法，所述非易失性存储器件具有第一存储串和第二存储串，所述第一存储串和所述第二存储串每个都包括串联耦接的第一漏极选择晶体管和第二漏极选择晶体管、多个存储器单元以及源极选择晶体管，所述方法包括以下步骤：施加位线编程电压到耦接在所述第一存储串的第一漏极选择晶体管与第二漏极选择晶体管之间的第一位线，并施加位线编程禁止电压到与在所述第二存储串的第一漏极选择晶体管的一侧的所述第二存储串的端部耦接的第二位线；将用于导通所述第一漏极选择晶体管和所述第二漏极选择晶体管的第一电压施加到所述第一存储串和所述第二存储串的第一漏极选择晶体管和第二漏极选择晶体管的栅极；施加比所述第一电压低的第二电压到所述第一存储串和所述第二存储串的第一漏极选择晶体管的栅极，以关断所述第二存储串的第一漏极选择晶体管；以及施加编程电压到与所述多个存储器单元之中的选中的存储器单元耦接的字线，其中，所述第一存储串的第一漏极选择晶体管和第二漏极选择晶体管的第一阈值电压比所述第二存储串的第一漏极选择晶体管和第二漏极选择晶体管的第二阈值电压高。4.如权利要求3所述的方法，其中，所述第一电压等于或高于所述位线编程禁止电压和所述第二阈值电压的总和，以及所述第二电压比所述位线编程禁止电压和所述第二阈值电压的总和低。5.如权利要求3所述的方法，还包括以下步骤：在施加所述第一电压之后且在施加所述编程电压之前，将等于或低于所述第一电压的第三电压施加到所述第一存储串和所述第二存储串的第二漏极选择晶体管的栅极，以保持所述第一存储串的第二漏极选择晶体管导通。6.如权利要求5所述的方法，其中，所述第三电压等于或高于所述位线编程电压和所述第一阈值电压的总和。7.一种非易失性存储器件的编程方法，所述非易失性存储器件具有第一存储串和第二存储串，所述第一存储串和所述第二存储串每个都包括串联耦接的第一漏极选择晶体管和第二漏极选择晶体管、多个存储器单元以及源极选择晶体管，所述方法包括以下步骤：施加位线编程禁止电压到耦接在所述第一存储串的第一漏极选择晶体管与第二漏极选择晶体管之间的第一位线，并施加位线编程电压到与在所述第二存储串的第一漏极选择晶体管一侧的所述第二存储串...

【专利技术属性】
技术研发人员：卢侑炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR