一种非易失性查找表电路的实现方法技术

本发明专利技术涉及一种可编程逻辑门阵列的实现方法，尤其涉及一种非易失性查找表电路的实现方法。字线选择控制器的输出端连接至非易失存储阵列的各个字线，控制所述字线选择控制器的某一路的输出端为低电平，则与该路输出端连接的字线上的存储单元都会被选通；多路数据选择器的选择信号由非易失性查找表电路的输入端进行控制，从而选择的位线和反位线输出到读出感应放大器；最后由读出感应放大器读取选中的位线和反位线上存储单元的存储内容。本发明专利技术提出一种非易失性查找表电路实现方法，采用的是可编程电阻和二极管相串联的非易失性存储阵列，相比传统SRAM编程，存储密度高，漏电流小，而且具备非易失性，非常适用于多上下文的FPGA应用。

Method for realizing circuit of nonvolatile look-up table

The invention relates to a method for realizing a programmable logic gate array, in particular to a method for realizing a nonvolatile look-up table circuit. The output of the word line selection controller is connected to the word line to each non loss storage array, control the word line selecting an output of a road controller end to a low level, and the output end of the word line connected to the storage unit will be gated; select signal from non multiplex data selector nonvolatile look-up table circuit input control, output bit line to bit line to read and anti sense amplifier; finally by the read content stored in a read bit line sense amplifier and the selected bit line anti storage unit. The invention provides a nonvolatile look-up table circuit realization method is used to non-volatile memory array programming resistor and diode series, compared with the traditional SRAM programming, high storage density, low leakage current, but also has a non-volatile, FPGA is very suitable for multi context.

【技术实现步骤摘要】

本专利技术涉及一种可编程逻辑门阵列的实现方法，尤其涉及一种查找表电路的实现方法。
技术介绍
查找表(Look-uptable,LUT)是现场可编程逻辑门阵列(FPGA)主要逻辑器件之一。n位查找表可以使用多路复用器(也叫多路数据选择器)来实现，它的选择线是LUT的输入，通过布尔逻辑函数建模为真值表从而可以编码任意n位数据。查找表本质上是一个随机存取存储器(RandomAccessMemory,RAM)。当用户通过原理图或者硬件描述语言描述了一个逻辑函数后，FPGA开发软件会自动计算逻辑电路所有可能的结果，并将结果写入RAM中，这样，每输入一个信号进行逻辑运算，相当于输入一个地址进行查表，找出对应的内容然后输出即可。目前FPGA多采用的是静态随机存取存储器(SRAM)来存储配置逻辑。例如图1-1所示的是一个具有两个输入端的查找表电路结构，该查找表事先将A和B的所有逻辑计算结果存储到SRAM单元中，然后每当输入一组A和B的值，就可以通过多路数据选择器选择相应的输出结果，从而实现可编程逻辑。SRAM的电路结构如图1-2所示，由六个晶体管构成，面积大而且漏电厉害，且SRAM是易失性存储器，一旦掉电，FPGA就需要重新编程，非常麻烦而且安全性能差。多上下文(multi-context)FPGA器件有多套配置信息，多套配置信息可以在很短时间内完成切换。传统基于SRAM的多上下文FPGA器件需要多套SRAM编程点，因而会带来更大的面积开销和漏功耗。
技术实现思路
针对目前查找表存在的漏电，易失性的问题，本专利技术提供一种非易失性查找表电路实现方法。本专利技术解决技术问题所采用的技术方案为：一种非易失性查找表电路的实现方法，所述非易失性查找表电路包括：第一多路数据选择器和第二多路数据选择器，用于提供一查找表输入的输入端，字线选择控制器，由多个晶体管组成，具有多个控制端和与所述控制端对应的输出端；非易失性存储阵列，包括多路与所述字线选择控制器的输出端相连接的字线，以及与所述字线相连接的由可编程电阻和二极管相串联的存储单元；所述存储单元连接所述多个多路数据选择器；其中，与所述第一多路数据选择器相连的存储单元中的可编程电阻与跟所述第二多路数据选择器相连的存储单元中的可编程电阻呈相反的态势；读出感应放大器，连接所述多路数据选择器；所述非易失性查找表电路的实现方法包括：所述字线选择控制器控制其第一字线为低电平,选通所述第一字线上的存储单元；向所述多路数据选择器的输入端输入信号,使选中位线和选中反位线分别连通所述第一字线上电阻呈相反状态的一对存储单元；所述读出感应放大器通过向所述选中位线和选中反位线提供一电压或电流，由于所述选中位线和选中反位线上连通的一对存储单元中电阻阻值状态的不同，所述选中位线和选中反位线上的电压或电流亦呈现不同的变化趋势，再由所述感应放大器进行读取并输出。优选地，通过电压比较器对所述选中位线和选中反位线上的电压进行比较，得出所述查找表电路的输出信号的逻辑值。优选地，所述查找表电路待机时，将所述字线选择控制器的控制端设为低电平，则与所述控制端对应的字线输出高电平。优选地，所述可编程电阻为可变电阻存储器或磁存储器或相变存储器。优选地，所述字线控制选择器通过一个NMOS晶体管和一个PMOS晶体管以及控制端来控制字线的电位。一种非易失性查找表电路的实现方法，所述非易失性查找表电路包括：多路数据选择器，用于提供一查找表输入的输入端，匹配逻辑电路，实现与所述多路数据选择器相当的RC延时；字线选择控制器，由多个晶体管组成，具有多个控制端和与所述控制端对应的输出端；非易失性存储阵列，包括多路与所述字线选择控制器的输出端相连接的字线，以及与所述字线相连接的多个由可编程电阻和二极管相串联的存储单元，所述存储单元连接所述多路数据选择器；以及与所述匹配逻辑电路连接的由第一电阻和二极管串联组成的参考存储单元，其中，所述第一电阻为固定电阻，且其阻值介于所述可编程电阻的高阻态和低阻态之间；读出感应放大器，连接所述多路数据选择器和匹配逻辑电路；所述非易失性查找表电路的实现方法包括：所述字线选择控制器控制其第二字线和参考字线为低电平,选通所述第二字线上的存储单元和参考存储单元；向所述数据选择器的输入端输入信号,使选中位线连通所述第二字线上的一个存储单元，参考位线连通参考存储单元；所述读出感应放大器通过向所述选中位线和参考位线提供一电压或电流，由于所述选中位线和参考位线上连通的存储单元和参考存储单元中电阻阻值状态的不同，所述选中位线和参考位线上的电压或电流亦呈现不同的变化趋势，再由所述感应放大器进行读取并输出。优选地，所述参考电阻的阻值为所述可编程电阻的高阻态的阻值和低阻态的阻值的乘积的平方根。优选地，通过电压比较器对所述位线和参考位线上的电压进行比较，得出所述查找表电路的输出信号的逻辑值。优选地，所述参考存储单元通过与其连接的一个NMOS晶体管和一个PMOS晶体管控制所述参考字线的电位。本专利技术的有益效果：本专利技术提出了一种非易失性查找表电路实现方法，采用的是可编程电阻和二极管相串联的非易失性存储阵列，相比传统SRAM编程来说，存储密度高，漏电流小，而且具备非易失性，非常适用于多上下文的FPGA应用。附图说明图1-1为具有两个输入端的查找表电路结构的结构示意图；图1-2为由晶体管构成的SRAM结构示意图；图2为第一种实施例的一种非易失性查找表电路的实现方法的示意图；图3为第二种实施例的一种非易失性查找表电路的实现方法的示意图。图4为第一种实施例的查找表电路结构示意图；图5为第二种实施例的查找表电路结构示意图。具体实施方式下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。本专利技术提出了一种非易失性查找表电路实现方法，如图2所示。所述非易失性查找表电路主要由以下几部分组成：非易失性存储阵列，字线选择控制器，多个多路数据选择器以及读出感应放大器。非易失性存储阵列包括多个由可编程电阻与二极管相串联的存储单元，以及从字线选择控制器的输出端所引出的字线。可编程电阻可以为阻变存储器(ReRAM)、磁存储器(MRAM)或相变存储器(PCRAM或PCM)，它们的特点是通过不同的编程方法，可以使其处于高阻态或低阻态。例如，相变存储器利用相变材料在结晶态和非晶态之间的阻值差异来存储数据，磁存储器依靠自由层和固定层之间的磁场方向是否相同而呈现高低电阻来保存数据，可变电阻存储器利用可变电阻元件来存储数据。可编程电阻均具备非易失性，即掉电后信息不丢失。本专利技术提出的一种非易失性查找表电路实现方法，查找表输入到多路数据选择器，通过控制某一特定的位线和反位线从而选择某一特定字线上的存储单元；给选中位线和选中反位线上施加相同的电压或电流，从而将存储单元中的可编程电阻的高阻态或低阻态转化为逻辑电平值。具体地，在如图2所示的查找表电路中，将输入信号A0至An-1输入到多路数据选择器。非易失性存储阵列包括多个字线(WL0，WL1，……)，每个字线与二极管的阴极连接在一起。每个字线上的存储单元就是一套配置信息。通过控制字线的电位从而控制哪一套配置信息输出。字线数目越多，配置信息也就越多。在同一字线上，位线上(BL0至BLm-1)所连接的可编本文档来自技高网...

【技术保护点】
一种非易失性查找表电路的实现方法，其特征在于，所述非易失性查找表电路包括：第一多路数据选择器和第二多路数据选择器，用于给查找表电路提供一输入端；字线选择控制器，由多个晶体管组成，具有多个控制端和与所述控制端对应的输出端；非易失性存储阵列，包括多路与所述字线选择控制器的输出端相连接的字线，以及与所述字线相连接的由可编程电阻和二极管相串联的存储单元；所述存储单元连接所述多个多路数据选择器；其中，与所述第一多路数据选择器相连的存储单元中的可编程电阻与跟所述第二多路数据选择器相连的存储单元中的可编程电阻呈相反的态势；读出感应放大器，连接所述多路数据选择器；所述非易失性查找表电路的实现方法包括：所述字线选择控制器控制其第一字线为低电平,选通所述第一字线上的存储单元；向所述多路数据选择器的输入端输入信号,使选中位线和选中反位线分别连通所述第一字线上电阻呈相反状态的一对存储单元；所述读出感应放大器通过向所述选中位线和选中反位线提供一电压或电流，由于所述选中位线和选中反位线上连通的一对存储单元中电阻阻值状态的不同，所述选中位线和选中反位线上的电压或电流亦呈现不同的变化趋势，再由所述感应放大器进行读取并输出。...

【技术特征摘要】
1.一种非易失性查找表电路的实现方法，其特征在于，所述非易失性查找表电路包括：第一多路数据选择器和第二多路数据选择器，用于给查找表电路提供一输入端；字线选择控制器，由多个晶体管组成，具有多个控制端和与所述控制端对应的输出端；非易失性存储阵列，包括多路与所述字线选择控制器的输出端相连接的字线，以及与所述字线相连接的由可编程电阻和二极管相串联的存储单元；所述存储单元连接所述多个多路数据选择器；其中，与所述第一多路数据选择器相连的存储单元中的可编程电阻与跟所述第二多路数据选择器相连的存储单元中的可编程电阻呈相反的态势；读出感应放大器，连接所述多路数据选择器；所述非易失性查找表电路的实现方法包括：所述字线选择控制器控制其第一字线为低电平,选通所述第一字线上的存储单元；向所述多路数据选择器的输入端输入信号,使选中位线和选中反位线分别连通所述第一字线上电阻呈相反状态的一对存储单元；所述读出感应放大器通过向所述选中位线和选中反位线提供一电压或电流，由于所述选中位线和选中反位线上连通的一对存储单元中电阻阻值状态的不同，所述选中位线和选中反位线上的电压或电流亦呈现不同的变化趋势，再由所述感应放大器进行读取并输出。2.根据权利要求1所述的非易失性查找表电路的实现方法，其特征在于，通过电压比较器对所述选中位线和选中反位线上的电压进行比较，得出所述查找表电路的输出信号的逻辑值。3.根据权利要求1所述的非易失性查找表电路的实现方法，其
\t特征在于，所述查找表电路待机时，将所述字线选择控制器的控制端设为低电平，则与所述控制端对应的字线输出高电平。4.根据权利要求1所述的非易失性查找表电路的实现方法，其特征在于，所述可编程电阻为可变电阻存储器或磁存储器或相变存储器。5.根据权利要求1所述的非易失性查找表电路的实现方法，其特征在于，所述字线控制选择器通过一个NMOS晶体管和一个PMOS晶体管...

【专利技术属性】
技术研发人员：叶勇，亢勇，景蔚亮，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海;31