半导体晶体管金属栅的集成工艺方法技术

本发明专利技术提供了一种半导体晶体管金属栅的集成工艺方法，采用多次沉积和剥离工艺，在不同器件区域形成了具有各种功函数的栅极叠层，各个栅极的功函数可以依照设计需求而定制，使得MOSFET的阈值电压可以按需调制；同时，本发明专利技术的方法与传统工艺完全兼容，在未大幅增加工艺复杂程度的前提下，能够简便、有效地制造具有各种功函数栅极的MOSFET器件。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造方法领域，具体而言，涉及一种半导体晶体管金属栅的集成工艺方法。
技术介绍
随着CMOS器件特征尺寸缩小，高K栅介质/金属栅(HKMG)工艺成为MOSFET器件制造中的关键技术。而HKMG的金属栅叠层结构的制备以及其有效功函数调节是目前业内的技术难点。尤其是对于全耗尽器件而言，由于器件衬底掺杂通常处于全耗尽状态，MOSFET器件的阈值调节问题更依赖于对于金属栅功函数的调制。因此，需要提供一种新的半导体晶体管金属栅集成工艺方法，以更加简便和有效的方法形成多个具有不同功函数的栅极。
技术实现思路
本专利技术提出了一种半导体晶体管金属栅集成工艺方法，采用了连续的剥离工艺，在不同器件区域，获得具有不同功函数的栅极，能够简便、有效地制造具有不同功函数栅极的MOSFET器件。本专利技术提供了一种半导体器件制造方法，包括如下步骤：提供衬底；形成在所述衬底上的多个器件区域，其中至少包括第一器件区域，第二器件区域和第三器件区域；在多个器件区域分别形成源漏区域和虚设栅极堆栈；全面性沉积层间介质层，并通过平坦化工艺处理暴露出所述虚设栅极堆栈的顶面；去除所述虚设栅极堆栈，形成栅极凹槽；沉积高K栅极绝缘层和第一栅极材料层；形成图案化的第一光刻胶层，其仅暴露出所述第一器件区域；沉积第二栅极材料层，通过剥离工艺移除所述第一光刻胶层及位于其上的所述第二栅极材料层，使所述第二栅极材料层仅位于所述第一器件区域；形成图案化的第二光刻胶层，其仅暴露出所述第一器件区域和所述第二器件区域；沉积第三栅极材料层，通过剥离工艺移除所述第二光刻胶层及位于其上的所述第三栅极材料层，使所述第二栅极材料层仅位于所述第一器件区域和所述第二器件区域；沉积第四栅极材料层，并进行平坦化工艺处理，使所述第一栅极材料层、第二栅极材料层、第三栅极材料层和第四栅极材料层仅位于所述栅极凹槽之中。根据本专利技术的一个方面，所述第一栅极材料层、第二栅极材料层、第三栅极材料层和第四栅极材料层的材料为金属、合金或金属化合物，各自具有单层或者多层结构。根据本专利技术的一个方面，所述高K栅极绝缘层选自以下材料之一或其组合构成的一层或多层：Hf氧化物，Hf基多元氧化物和稀土基多元氧化物；优选为HfO2、HfAlON、HfLaON、HfSiON、CeO2-HfO2、LaLuO3。根据本专利技术的一个方面，各个栅极材料层为相同或者不同的材料。本专利技术的优点在于：在半导体晶体管金属栅的集成工艺方法中，采用多次沉积和剥离工艺，在不同器件区域形成了具有各种功函数的栅极，各个栅极的功函数可以依照设计需求而定制，使得MOSFET的阈值电压可以按需调制；同时，本专利技术的方法与传统工艺完全兼容，在未大幅增加工艺复杂程度的前提下，能够简便、有效地制造具有各种功函数栅极的MOSFET器件。附图说明图1-10本专利技术提供的半导体制造方法的流程示意图。具体实施方式以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。本专利技术提供一种半导体器件制造方法，具体而言，涉及一种半导体晶体管金属栅的集成工艺方法。下面，参见说明书附图，将详细描述本专利技术提供的半导体器件制造方法。首先，参见图1，提供衬底1，在衬底1上形成至少包括第一器件区域100，第二器件区域200和第三器件区域300的多个器件区域。其中，各个器件区域由隔离结构2电性隔离。在本专利技术的一个实施例中，衬底1为体硅衬底；此外，衬底1还可以采用SOI衬底，锗衬底，锗硅(SiGe)衬底，化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)等，可以依据器件用途进行选择。隔离结构2例如是STI结构，填充材料包括但不限于SiO2等。接着，参见图2，在多个器件区域分别形成源漏区域5和虚设栅极堆栈。其中，虚设栅极堆栈优选地包括虚设栅极绝缘层3和虚设栅极4。参见图3，全面性沉积层间介质层，并通过平坦化工艺处理暴露出虚设栅极堆栈的顶面。层间介质层优选地包括多层介质层，如图3中所示的第一介质层6和第二介质层7，材料优选为SiO2、SiON、Si3N4等。其中，位于底层的第一介质层6优选采用SiO2，厚度为4～10埃。接着，参见图4，去除虚设栅极堆栈，形成栅极凹槽；之后，沉积高K栅极绝缘层8。经由之前通过平坦化工艺暴露出的虚设栅极堆栈的顶面，可以去除包括虚设栅极4和虚设栅极绝缘层3在内的虚设栅极堆栈，以形成栅极凹槽。之后，全面性沉积高K栅极绝缘层8，其材料优选为Hf氧化物，例如HfO2，厚度优选为15～40埃；可选地，高K栅极绝缘层8的材料为Hf基多元氧化物和稀土基多元氧化物，例如：HfAlON、HfLaON、HfSiON、CeO2-HfO2化合物、LaLuO3等等。高K栅极绝缘层8采用原子层淀积(ALD)、化学气相淀积(CVD)或者物理气相淀积(PVD)等方法制备。接着，参见图5，在高K栅极绝缘层8之上，沉积第一栅极材料层9。第一栅极材料层9为金属、合金或金属化合物，具有单层或者多层结构，优选为TiN、TaN等金属氮化物或者TiAl、W等金属栅材料，采用原子层淀积(ALD)、化学气相淀积(CVD)或者物理气相淀积(PVD)等方法制备。接着，参见图6，首先，形成图案化的第一光刻胶层10，其仅暴露出第一器件区域100，而将其它器件区域覆盖；接着，沉积第二栅极材料层11。第二栅极材料层11为金属、合金或金属化合物，具有单层或者多层结构，优选为TiN、TaN等金属氮化物或者TiAl、W等金属栅材料，采用原子层淀积(ALD)、化学气相淀积(CVD)或者物理气相淀积(PVD)等方法制备。参见图7，通过剥离工艺移除第一光刻胶层10及位于其上的第二栅极材料层11，使第二栅极材料层11仅位于第一器件区域100。接着，参见图8，形成图案化的第二光刻胶层12，其仅暴露出第一器件区域100和第二器件区域200，而将其它器件区域覆盖；接着，沉积第三栅极材料层13。第三栅极材料层13为金属、合金或金属化合物，具有单层或者多层结构，优选为TiN、TaN等金属氮化物或者TiAl、W等金属栅材料，采用原子层淀积(ALD)、化学气相淀积(CVD)或者物理气相淀积(PVD)等方法制备。参见图9，通过剥离工艺移除第二光刻胶层12及位于其上的第三栅极材料层13，使第二栅极材料层13仅位于第一器件区域100和第二器件区域200。接着，参见图10，沉积第四栅极材料层14，并进行平坦化工艺处理，使第一栅极材料层9、第二栅极材料层11、第三栅极材料层13和第四栅极材料层14仅位于栅极凹槽之中，从而形成了各个器件区域的栅极。第四栅极材料层14为金属、合金或金属化合物，具有单层或者多层结构，优选为TiN、TaN等金属氮化物或者TiAl、W等金属栅材料，采用原子层淀积(ALD)、化学气相淀积(CVD)或者物理气相淀积(PVD)等方法制备。在上述工序基础上，各个器件区域的金属栅极得以形成。在第一器件区域100，器件的金属栅极由第一栅极材料层9、第二栅极材料层11、第三栅极材料层13和第四栅极材料层14组成；在第二器件区域200，器件本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，其特征在于包括如下步骤：提供衬底；形成在所述衬底上的多个器件区域，其中至少包括第一器件区域，第二器件区域和第三器件区域；在多个器件区域分别形成源漏区域和虚设栅极堆栈；全面性沉积层间介质层，并通过平坦化工艺处理暴露出所述虚设栅极堆栈的顶面；去除所述虚设栅极堆栈，形成栅极凹槽；沉积高K栅极绝缘层和第一栅极材料层；形成图案化的第一光刻胶层，其仅暴露出所述第一器件区域；沉积第二栅极材料层，通过剥离工艺移除所述第一光刻胶层及位于其上的所述第二栅极材料层，使所述第二栅极材料层仅位于所述第一器件区域；形成图案化的第二光刻胶层，其仅暴露出所述第一器件区域和所述第二器件区域；沉积第三栅极材料层，通过剥离工艺移除所述第二光刻胶层及位于其上的所述第三栅极材料层，使所述第二栅极材料层仅位于所述第一器件区域和所述第二器件区域；沉积第四栅极材料层，并进行平坦化工艺处理，使所述第一栅极材料层、第二栅极材料层、第三栅极材料层和第四栅极材料层仅位于所述栅极凹槽之中。

【技术特征摘要】
1.一种半导体器件制造方法，其特征在于包括如下步骤：提供衬底；形成在所述衬底上的多个器件区域，其中至少包括第一器件区域，第二器件区域和第三器件区域；在多个器件区域分别形成源漏区域和虚设栅极堆栈；全面性沉积层间介质层，并通过平坦化工艺处理暴露出所述虚设栅极堆栈的顶面；去除所述虚设栅极堆栈，形成栅极凹槽；沉积高K栅极绝缘层和第一栅极材料层；形成图案化的第一光刻胶层，其仅暴露出所述第一器件区域；沉积第二栅极材料层，通过剥离工艺移除所述第一光刻胶层及位于其上的所述第二栅极材料层，使所述第二栅极材料层仅位于所述第一器件区域；形成图案化的第二光刻胶层，其仅暴露出所述第一器件区域和所述第二器件区域；沉积第三栅极材料层，通过剥离工艺移除所述第二光刻胶层及位于其上的所述第三栅极材料层，使所述第二栅极材料层仅位于所述第一器件区域和所述第二器件区...

【专利技术属性】
技术研发人员：杨红，王文武，赵超，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11