一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的栅极结构，在所述栅极结构的两侧还形成有抬升源漏，步骤S2：在与鳍片延伸方向相垂直的方向上、在所述栅极结构上方形成图案化的沟槽阻挡层，以覆盖所述栅极结构；步骤S3：在所述沟槽阻挡层的侧壁上形成间隙壁；步骤S4：在所述沟槽阻挡层上形成图案化的沟槽掩膜层，以露出所述栅极结构之间的沟槽区域；步骤S5：以所述沟槽掩膜层为掩膜，蚀刻所述沟槽区域，以形成沟槽，露出所述抬升源漏；步骤S6：在所述沟槽中所述抬升源漏上形成第一互连结构。所述方法可以实现更小的沟槽间隙，同时增强光刻曝光能力。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸、提高它的速度来实现的。目前，追求高器件密度、高性能和低成本的半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到更低纳米级别时，半导体器件的制备受到各种物理极限的限制。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，提供了一种将高K金属栅极替代多晶硅栅极的解决方案。同时，由于FinFET由于具有良好的静电控制性能以及其他优异的性能在半导体器件制备过程中得到广泛应用。在FinFET器件制备过程中，为了提高器件的集成密度，在互连过程中需要进行局部互连，为了避免局部互连和栅极(例如多晶硅)之间形成桥连，目前做法是通过在鳍片和栅极上形成沟道阻挡层，来解决该问题，但是随着器件尺寸的减小沟道间隙对于光刻曝光性能来说形成非常大的挑战，造成器件良率和性能下降。因此，需要对目前所述半导体器件的制备方法作进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的栅极结构，在所述栅极结构的两侧还形成有抬升源漏，步骤S2：在与鳍片延伸方向相垂直的方向上、在所述栅极结构上方形成图案化的沟槽阻挡层，以覆盖所述栅极结构；步骤S3：在所述沟槽阻挡层的侧壁上形成间隙壁；步骤S4：在所述沟槽阻挡层上形成图案化的沟槽掩膜层，以露出所述栅极结构之间的沟槽区域；步骤S5：以所述沟槽掩膜层为掩膜，蚀刻所述沟槽区域，以形成沟槽，露出所述抬升源漏；步骤S6：在所述沟槽中所述抬升源漏上形成第一互连结构。可选地，所述方法还进一步包括：步骤S7：沉积层间介电层以覆盖所述栅极结构和所述第一互连结构；步骤S8：在所述层间介电层上形成图案化的掩膜层并以所述掩膜层为掩膜蚀刻所述层间介电层，以在所述层间介电层中形成第一开口露出所述第一互连结构；步骤S9：沉积牺牲材料层，以填充所述第一开口并覆盖所述层间介电层；步骤S10：图案化所述牺牲材料层和所述层间介电层，以形成第二开口，露出所述栅极结构，同时去除所述牺牲材料层，露出所述第一互连结构；步骤S11：在所述第一开口和所述第二开口中沉积导电材料，以分别与所述第一互连结构和所述栅极结构形成电连接。可选地，在所述步骤S1中，在所述栅极结构的上方还形成有覆盖层。可选地，在所述步骤S2中，所述沟槽阻挡层尺寸大于所述栅极结构的尺寸。可选地，所述步骤S3包括：步骤S31：沉积间隙壁材料层，以覆盖所述沟槽阻挡层；步骤S32：蚀刻所述间隙壁材料层，以在所述沟槽阻挡层的侧壁上形成所述间隙壁。可选地，在所述步骤S6中，在形成所述第一互连结构之前还进一步包括在所述抬升源漏上形成自对准硅化物的步骤。可选地，在所述步骤S1中，所述栅极结构为金属栅极结构。可选地，在所述步骤S6中在形成所述第一互连结构之后还包括去除所述沟槽阻挡层的步骤。本专利技术还提供了一种基于上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题提供了一种半导体器件的制备方法，在所述半导体器件制备过程中在形成沟槽阻挡层之后进一步在所述阻挡层的侧壁上形成间隙壁，以实现更小的沟槽间隙，同时增强光刻曝光能力，通过调整所述沟槽的高度结合间隙壁的设置可以很容易的定义自对准硅化物和沟槽与栅极之间的隔离的形成。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1s为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图2为本专利技术一具体地实施中所述半导体器件的制备的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。实施例一本专利技术为了解决现有技术中存在的问题，提供了一种新的半导体器件的制备方法，下面结合附图对本专利技术所述方法作进一步的说明。其中，图1本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的栅极结构，在所述栅极结构的两侧还形成有抬升源漏；步骤S2：在与鳍片延伸方向相垂直的方向上、在所述栅极结构上方形成图案化的沟槽阻挡层，以覆盖所述栅极结构；步骤S3：在所述沟槽阻挡层的侧壁上形成间隙壁；步骤S4：在所述沟槽阻挡层上形成图案化的沟槽掩膜层，以露出所述栅极结构之间的沟槽区域；步骤S5：以所述沟槽掩膜层为掩膜，蚀刻所述沟槽区域，以形成沟槽，露出所述抬升源漏；步骤S6：在所述沟槽中所述抬升源漏上形成第一互连结构。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的栅极结构，在所述栅极结构的两侧还形成有抬升源漏；步骤S2：在与鳍片延伸方向相垂直的方向上、在所述栅极结构上方形成图案化的沟槽阻挡层，以覆盖所述栅极结构；步骤S3：在所述沟槽阻挡层的侧壁上形成间隙壁；步骤S4：在所述沟槽阻挡层上形成图案化的沟槽掩膜层，以露出所述栅极结构之间的沟槽区域；步骤S5：以所述沟槽掩膜层为掩膜，蚀刻所述沟槽区域，以形成沟槽，露出所述抬升源漏；步骤S6：在所述沟槽中所述抬升源漏上形成第一互连结构。2.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括：步骤S7：沉积层间介电层以覆盖所述栅极结构和所述第一互连结构；步骤S8：在所述层间介电层上形成图案化的掩膜层并以所述掩膜层为掩膜蚀刻所述层间介电层，以在所述层间介电层中形成第一开口露出所述第一互连结构；步骤S9：沉积牺牲材料层，以填充所述第一开口并覆盖所述层间介电层；步骤S10：图案化所述牺牲材料层和所述层间介电层，以形成第二开口，露出所述栅极结构，同时去除所述牺牲材料层，露出...

【专利技术属性】
技术研发人员：傅丰华，余云初，沈忆华，潘见，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31