一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；步骤S3：在所述核心区的半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片；步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层；步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。其中，在FinFET器件中需要进行沟道停止离子注入，以控制鳍片底部的的源漏由于部分耗尽造成的穿通，此外，沟道停止离子注入过程中造成的损坏的控制成为主要的问题，其中，穿通离子注入掺杂(punchthroughimpdoping)将扩散至FINFET器件的沟道，其将降低由随机掺杂涨落(RandomDopingFluctuation，RDF)引起的失配性能。其中NMOS穿通比PMOS要严重，这主要是由于NMOS穿通是用B或BF2，而PMOS是用AS；B离子是比较容易损失(LOSS)的。固体源漏掺杂的方法可以用于掺杂沟道底部，通过所述方法向上扩散至沟道和离子注入损坏均可以得到很好的控制，但是在所述方法中存在其他的问题，其中，FinFET器件通常包括核心区和输入输出区，核心区需要更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通，但是核心区的沟道停止离子注入对于输入输出区来说则离子注入太多。因此需要对目前所述半导体器件的制备方法进行改进，以消除所述问题，提供半导体器件的性能和良率。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；步骤S3：在所述核心区的所述半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片，形成目标高度的鳍片；步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层，以露出所述鳍片；步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。可选地，所述步骤S2包括：步骤S21：在所述核心区和所述输入输出区的所述半导体衬底上和所述鳍片上形成所述衬垫层，以覆盖所述半导体衬底上和所述鳍片；步骤S22：在所述输入输出区的所述衬垫层上形成第一保护层，以覆盖所述衬垫层；步骤S23：去除所述核心区中的所述衬垫层，以露出所述半导体衬底和所述鳍片；步骤S24：在所述核心区中露出所述半导体衬底上和所述鳍片上形成具有第一高度的第二保护层，以完全覆盖所述核心区中的所述半导体衬底和所述鳍片，同时在所述输入输出区中形成具有第二高度的第二保护层，以部分覆盖所述鳍片表面的所述衬垫层，形成所述目标高度的鳍片；步骤S25：去除所述输入输出区中露出的所述衬垫层，以在所述鳍片底部的侧壁上形成所述衬垫层。可选地，所述步骤S24包括：步骤S241：在所述核心区的所述鳍片上和所述输入输出区的所述衬垫层上形成具有所述第一高度的所述第二保护层，以完全覆盖所述鳍片和所述衬垫层；步骤S242：在所述核心区的第二保护层上形成掩膜层；步骤S243：以所述掩膜层为掩膜蚀刻所述输入输出区中的所述第二保护层至第二高度，以露出所述输入输出区中所述鳍片顶部的所述衬垫层。可选地，所述含硼材料层选用含硼玻璃层。可选地，所述步骤S4包括：步骤S41：沉积所述隔离材料层，以覆盖所述鳍片；步骤S42：回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的所述鳍片。可选地，所述步骤S1包括：步骤S11：提供所述半导体衬底，在所述半导体衬底上形成有图案化的掩膜层；步骤S12：以所述掩膜层为掩膜蚀刻所述半导体衬底，以形成所述鳍片。可选地，在所述步骤S6之后还进一步包括去除所述鳍片上的所述掩膜层的步骤。可选地，所述覆盖层选用氮化物层。本专利技术还提供了一种基于上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中为了降低所述输入输出区中沟道离子注入量，在所述输入输出区的鳍片底部(有效鳍片以下)的侧壁上形成衬垫层，然后在所述核心区和所述输入输出区中鳍片侧壁上形成含硼材料层和覆盖层，沉积隔离材料并回蚀刻至目标高度的鳍片，去除露出的所述硼材料层和覆盖层，最后执行退火步骤，在所述目标高度以下的鳍片底部进行硼离子扩散，使以使所述含硼材料中的硼扩散至沟道停止区域中，在所述输入输出区中所述衬垫层作为硼离子扩散到阻挡层，可以阻挡硼离子的扩散，从而避免了输入输出区中沟道停止离子注入过量，同时还能使核心区进行更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图2为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图3为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图4为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图5为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图6为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图7为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图8为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图9为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图10为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图11为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图12为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图13为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图14为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图15为本专利技术一具体地实施中所述半导体器件的制备的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；步骤S3：在所述核心区的所述半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片，形成目标高度的鳍片；步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层，以露出所述鳍片；步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；步骤S3：在所述核心区的所述半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片，形成目标高度的鳍片；步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层，以露出所述鳍片；步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。2.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：步骤S21：在所述核心区和所述输入输出区的所述半导体衬底上和所述鳍片上形成所述衬垫层，以覆盖所述半导体衬底上和所述鳍片；步骤S22：在所述输入输出区的所述衬垫层上形成第一保护层，以覆盖所述衬垫层；步骤S23：去除所述核心区中的所述衬垫层，以露出所述半导体衬底和所述鳍片；步骤S24：在所述核心区中露出所述半导体衬底上和所述鳍片上形成具有第一高度的第二保护层，以完全覆盖所述核心区中的所述半导体衬底和所述鳍片，同时在所述输入输出区中形成具有第二高度的第二保护层，以部分覆盖所述鳍片表面的所述衬垫层，形成所述目标高度的鳍片；步骤...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31