一种半导体器件及其制造方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：提供半导体衬底，在所述半导体衬底上形成第一III-V族材料层和第二III-V族材料层；蚀刻所述第二III-V族材料层形成非对称的漏区；蚀刻所述第一III-V族材料层形成鳍片；在所述鳍片的表面和/或侧壁上形成两种以上具有不同功函数的金属栅极，其中所述非对称的漏区位于所述金属栅极的一侧。该方法可以提高16nm及以下技术节点的半导体器件的性能和良率。该电子装置包括上述的半导体器件，同样具有上述优点。

Semiconductor device and its manufacturing method and electronic device

The invention provides a semiconductor device, a manufacturing method thereof and an electronic device. The method includes: providing a semiconductor substrate, forming a first material layer and the second group III-V group III-V material layer on the semiconductor substrate; etching the second group III-V material layer formed asymmetric drain region; forming fins first group III-V material layer etching the metal gate; more than two kinds with different work functions form in the fin surface and / or on the side wall, wherein the non symmetry of the drain region is located on the side of the metal gate. This method can improve the performance and yield of semiconductor devices with 16nm and below technology nodes. The electronic device includes the semiconductor device.

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
随着半导体技术的发展，集成电路尤其是超大规模集成电路中的主要器件金属-氧化物-半导体场效应晶体管(简称MOSFET)的几何尺寸一直在不断缩小，半导体器件的特征尺寸已经缩小到纳米级别。当进入16nm及以下技术节点后，常规的半导体器件结构已经无法克服诸如短沟道效应等问题。近来，鳍式场效应晶体管(FinFET)已经被导入16nm技术节点，以有效控制器件按比例缩小所导致的难以克服的短沟道效应。对于鳍式场效应晶体管(FinFET)，应力工程仍然是增强硅晶体管载流子迁移率关的键方法。然而，对于16nm及以下技术节点，仍然要面对诸多挑战，比如更严重的短沟道效应等等，这些挑战都需克服以获得良好的器件性能和产品良率。因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
技术实现思路
针对现有技术的不足，本专利技术提出一种半导体器件及其制造方法和电子装置，可以提高16nm及以下技术节点的半导体器件的性能和良率。本专利技术的一个实施例提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成第一III-V族材料层和第二III-V族材料层；蚀刻所述第二III-V族材料层形成非对称的漏区；蚀刻所述第一III-V族材料层形成鳍片；在所述鳍片的表面和/或侧壁上形成两种以上具有不同功函数的金属栅极，其中所述非对称的漏区位于所述金属栅极的一侧。示例性地，所述两种以上具有不同功函数的金属栅极位于所述鳍片的侧壁上。示例性地，所述方法还包括下述步骤：在所述第一III-V族材料层和所述非对称的漏区上形成用于形成鳍片的掩膜层，以及虚拟栅极；形成覆盖所述第一III-V族材料层、所述非对称的漏区以及掩膜层的介质层；去除所述虚拟栅极，以在所述介质层中形成开口。示例性地，所述方法还包括下述步骤：在所述开口中，以所述用于形成鳍片的掩膜层为掩膜蚀刻所述第一III-V族材料层，以在所述开口中形成鳍片。示例性地，所述鳍片的高度小于等于所述第一III-V族材料层的高度。示例性地，所述方法还包括下述步骤：在所述开口中，在所述鳍片的表面和侧壁上形成至少一个侧墙，以定义所述两种以上功函数的金属栅极的宽度。示例性地，所述方法还包括下述步骤：在所述开口中，在所述鳍片未被所述至少一个侧墙覆盖的区域上形成具有第一功函数的第一材料的金属栅极。示例性地，所述方法还包括下述步骤：通过选择性刻蚀方法去除所述至少一个侧墙中的一个，并在所去除侧墙对应的区域形成第二材料的金属栅极；重复上述步骤，逐步形成两个以上所述第二材料的金属栅极。示例性地，所述方法还包括下述步骤：对所述至少一个侧墙中的一个进行离子注入，以改变该侧墙相对其它侧墙的蚀刻选择性。示例性地，所述方法还包括下述步骤：在两个以上所述第二材料的金属栅极中的一个上形成非晶硅层；执行退火工艺，以改变该金属栅极的功函数。示例性地，所述方法还包括下述步骤：在两个以上所述第二材料的金属栅极中的一个上形成第三材料的具有不同功函数的金属层；执行退火工艺，以改变该金属栅极的功函数。本专利技术的另一个实施例提供一种半导体器件，所述半导体器件包括半导体衬底，在所述半导体衬底上形成有第一III-V族材料构成的鳍片以及第二III-V族材料构成的非对称的漏区，在所述鳍片的表面和/或侧壁上形成两种以上具有不同功函数的金属栅极，其中所述非对称的漏区位于所述金属栅极的一侧，且在所述金属栅极另一侧形成有第一III-V族材料构成的源区。示例性地，相邻的所述源区以及相邻的非对称的漏区连接在一起。示例性地，所述两种以上具有不同功函数的金属栅极位于所述鳍片的侧壁上。示例性地，所述两种以上具有不同功函数的金属栅极由两种以上的金属材料制成。示例性地，所述两种以上具有不同功函数的金属栅极的数量为三种。示例性地，所述三种具有不同功函数的金属栅极由三种金属材料制成。示例性地，所述三种具有不同功函数的金属栅极由两种金属材料制成，并且其中相同材料构成的金属栅极中一个通过在其上形成非晶硅层并执行退火工艺来调整该金属栅极的功函数。示例性地，所述三种具有不同功函数的金属栅极由两种金属材料制成，并且其中相同材料构成的金属栅极中一个通过在其上形成不同于两种金属材料的金属层并执行退火工艺来调整该金属栅极的功函数。本专利技术的再一个实施例提供一种电子装置，包括本专利技术提供的上述半导体器件以及与所述半导体器件相连接的电子组件。本专利技术的半导体器件的制造方法，采用III-V族材料形成鳍片，并且形成非对称的源漏区，这样既可利用III-V族材料高电子或空穴迁移率的特性，又可避免由于窄带隙等特性造成的输出电导和漏电流高的缺陷，改善了电压增益和漏电流等。进一步地，本专利技术的半导体器件的制造方法，在鳍片上形成两种以上具有不同功函数的金属栅极，大大提高了器件的射频(RF)性能，并且通过控制两种以上具有不同功函数的金属栅极各自的比例，可以实现各种设计要求的器件。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了根据本专利技术的半导体器件的制造方法的一种流程图；图2A～图2L为根据本专利技术实施例一的半导体器件的制造方法的相关步骤形成的结构的剖视图；图3A～图3L为根据本专利技术实施例一的半导体器件的制造方法的相关步骤形成的结构的俯视图；图4为根据本专利技术实施例一的半导体器件的制造方法的一种流程图；图5示出了根据本专利技术实施例二的半导体器件的剖视图；图6示出了图5所示的半导体器件的俯视图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成第一III‑V族材料层和第二III‑V族材料层；蚀刻所述第二III‑V族材料层形成非对称的漏区；蚀刻所述第一III‑V族材料层形成鳍片；在所述鳍片的表面和/或侧壁上形成两种以上具有不同功函数的金属栅极，其中所述非对称的漏区位于所述金属栅极的一侧。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成第一III-V族材料层和第二III-V族材料层；蚀刻所述第二III-V族材料层形成非对称的漏区；蚀刻所述第一III-V族材料层形成鳍片；在所述鳍片的表面和/或侧壁上形成两种以上具有不同功函数的金属栅极，其中所述非对称的漏区位于所述金属栅极的一侧。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述两种以上具有不同功函数的金属栅极位于所述鳍片的侧壁上。3.根据权利要求1或2所述的半导体器件的制造方法，其特征在于，还包括下述步骤：在所述第一III-V族材料层和所述非对称的漏区上形成用于形成鳍片的掩膜层，以及虚拟栅极；形成覆盖所述第一III-V族材料层、所述非对称的漏区以及掩膜层的介质层；去除所述虚拟栅极，以在所述介质层中形成开口。4.如权利要求3所述的半导体器件的制造方法，其特征在于，还包括下述步骤：在所述开口中，以所述用于形成鳍片的掩膜层为掩膜蚀刻所述第一III-V族材料层，以在所述开口中形成鳍片。5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述鳍片的高度小于等于所述第一III-V族材料层的高度。6.如权利要求4所述的半导体器件的制造方法，其特征在于，还包括下述步骤：在所述开口中，在所述鳍片的表面和侧壁上形成至少一个侧墙，以定义所述两种以上功函数的金属栅极的宽度。7.如权利要求6所述的半导体器件的制造方法，其特征在于，还包括下述步骤：在所述开口中，在所述鳍片未被所述至少一个侧墙覆盖的区域上
\t形成具有第一功函数的第一材料的金属栅极。8.如权利要求7所述的半导体器件的制造方法，其特征在于，还包括下述步骤：通过选择性刻蚀方法去除所述至少一个侧墙中的一个，并在所去除侧墙对应的区域形成第二材料的金属栅极；重复上述步骤，逐步形成两个以上所述第二材料的金属栅极。9.如权利要求8所述的半导体器件的制造方法，其特征在于，还包括下述步骤：对所述至少一个侧墙中的一个进行离子注入，以改变该侧墙相对其它侧墙的蚀刻选择性。10.如...

【专利技术属性】
技术研发人员：张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31