半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述半导体结构包括：衬底，所述衬底包括第一区域和第二区域，所述衬底表面具有介质层；位于第一区域的介质层内的第一开口；位于第二区域的介质层内的第二开口；位于所述第一开口和第二开口的底部表面的栅介质层；位于所述栅介质层表面的栅极，所述栅极的顶部表面低于所述介质层的表面；位于第一区域的栅极表面的阻挡层，所述阻挡层填充满所述第一开口；位于第二区域的栅极表面的第一应力层，所述第一应力层填充满所述第二开口，所述第一应力层内具有氢离子。所述半导体结构性能改善。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(MetalOxideSemiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。为解决以上问题，一种以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG，HighKMetalGate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。然而，随着半导体器件尺寸的缩小，半导体器件的性能受到了不良影响。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，所形成的半导体结构性能改善。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域，所述衬底的第一区域和第二区域表面分别具有伪栅极结构，所述衬底表面具有介质层，所述介质层覆盖所述伪栅极结构的侧壁，且所述介质层表面与所述伪栅极结构的顶部表面齐平；去除所述伪栅极结构，在第一区域的介质层内形成第一开口，在第二区域的介质层内形成第二开口；在所述第一开口和第二开口的底部表面形成栅介质层；在所述栅介质层表面形成栅极，所述栅极的顶部表面低于所述介质层的表面；在第一区域的栅极表面形成阻挡层；在第二区域的栅极表面形成第一应力层，所述第一应力层内具有氢离子。可选的，所述阻挡层的材料为无氢介质材料或少氢介质材料；所述少氢介质材料包括少氢SiN、少氢SiON、或少氢SiOCN；所述少氢介质材料内氢离子的原子百分比浓度小于0.5％。可选的，所述第一应力层的材料为应力氮化硅材料；在形成所述第一应力层之后，进行退火工艺，使所述第一应力层发生形变，使第一应力层向第二区域的栅极施加应力。可选的，所述阻挡层的形成步骤包括：在所述介质层和栅极表面形成阻挡膜；平坦化所述阻挡膜；去除第二区域的阻挡膜。可选的，所述第一应力层的形成步骤包括：在所述介质层表面和第二区域的栅极表面形成应力膜；平坦化所述应力膜直至暴露出所述介质层表面，形成所述第一应力层。可选的，所述第一应力层在形成所述阻挡层之后形成，所述应力膜还位于所述阻挡层表面，所述平坦化工艺暴露出所述介质层和阻挡层表面。可选的，还包括：位于所述伪栅极结构两侧衬底内的源漏区，所述介质层位于所述源漏区表面。可选的，所述源漏区的形成步骤包括：在所述伪栅极结构两侧的衬底内形成第二应力层；在所述第二应力层内掺杂离子，形成源漏区。可选的，所述第一区域的源漏区内掺杂有P型离子；所述第二区域的源漏区内掺杂有N型离子。可选的，所述栅介质层还位于所述第一开口和第二开口的侧壁表面；所述栅介质层和衬底之间还具有界面层；所述界面层的材料为氧化硅。可选的，所述栅介质层的形成步骤包括：在所述介质层表面、第一开口的侧壁和底部表面、以及第二开口的侧壁和底部表面形成栅介质膜；平坦化所述栅介质膜直至暴露出所述介质层表面。可选的，所述栅极包括金属栅；所述金属栅的材料包括铜、钨、铝或银。可选的，所述栅极还包括：位于第一开口和第二开口侧壁表面和底部的栅介质层表面的覆盖层；位于覆盖层表面的功函数层；所述金属栅位于所述功函数层表面；所述覆盖层的材料包括TiN、TaN中的一种或两种。可选的，位于第一区域的功函数层材料与位于第二区域的功函数层材料不同；所述第一区域的功函数层材料包括TiN；述第二区域的功函数层材料包括TiAl。可选的，所述栅极的形成步骤包括：在所述第一开口和第二开口内形成初始栅极，所述初始栅极的顶部表面与所述介质层表面齐平；回刻蚀所述初始栅极，使所述初始栅极的表面低于所述介质层表面，形成所述栅极。可选的，所述伪栅极结构包括伪栅极层；所述伪栅极层的材料为多晶硅。可选的，所述伪栅极结构还包括：位于伪栅极层和衬底之间的伪栅介质层；所述伪栅介质层的材料为氧化硅。可选的，还包括：位于所述伪栅极结构侧壁表面的侧墙，所述介质层位于所述侧墙表面。可选的，所述衬底包括：基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖鳍部的部分侧壁表面；所述伪栅极结构横跨于所述鳍部表面，且所述伪栅极结构覆盖所述鳍部的部分侧壁和顶部表面。相应的，本专利技术还提供一种采用所述任一项方法所形成的半导体结构，包括：衬底，所述衬底包括第一区域和第二区域，所述衬底表面具有介质层；位于第一区域的介质层内的第一开口；位于第二区域的介质层内的第二开口；位于所述第一开口和第二开口的底部表面的栅介质层；位于所述栅介质层表面的栅极，所述栅极的顶部表面低于所述介质层的表面；位于第一区域的栅极表面的阻挡层，所述阻挡层填充满所述第一开口；位于第二区域的栅极表面的第一应力层，所述第一应力层填充满所述第二开口，所述第一应力层内具有氢离子。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的形成方法中，在第二区域的栅极表面形成第一应力层，所述第一应力层用于向位于第二区域栅极底部的衬底提供应力，以提高第二区域栅极底部的沟道区应力，以此抑制漏电流，提高第二区域的晶体管性能。所述第一应力层内具有氢离子，通过排出所述氢离子，能够使所述第一应力层收缩，以此向所述栅极提供应力，并使所述应力传递到衬底内。而对于第一区域的晶体管来说，所述第一应力层的材料会降低第一区域的晶体管性能。因此，在所述第一区域的栅极表面形成阻挡层，所述阻挡层能够用于保护所述第一区域的栅极；所述阻挡层用于防止在形成第一应力层的过程中，第一应力层内的氢离子向第一区域的栅极扩散，以此避免第一区域的晶体管性能下降，防止第一区域的晶体管发生负偏压不稳定性效应。并且，所述阻挡层能够防止第一应力层向第一区域的栅极提供应力，避免所述应力造成第一区域晶体管性能下降的问题。进一步，所述阻挡层的材料为无氢介质材料或少氢介质材料；所述少氢介质材料包括少氢SiN、少氢SiON、或少氢SiOCN。由于所述阻挡层内不具有氢离子或具有少量的氢离子，所述阻挡层能够保护第一区域的栅极，所述阻挡层不易向栅介质层和衬底之间界面处输送氢离子，从而避免了第一区域晶体管性能下降的问题。本专利技术的结构中，所述第一应力层用于向位于第二区域的栅极底部的衬底提供应力，以提高第二区域栅极底部的沟道区的应力，以此抑制漏电流，提高第二区域的晶体管性能。所述第一应力层内具有氢离子，通过排出所述氢离子，能够使所述第一应力层收缩，以此向所述栅极提供应力，并使所述应力传递到衬底内。在所述第一区域内，由于所述栅极表面具有阻挡层，所述阻挡层能够用于保护所述第一区域的栅极，防止在形成第一应力层的过程中，第一应本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域，所述衬底的第一区域和第二区域表面分别具有伪栅极结构，所述衬底表面具有介质层，所述介质层覆盖所述伪栅极结构的侧壁，且所述介质层表面与所述伪栅极结构的顶部表面齐平；去除所述伪栅极结构，在第一区域的介质层内形成第一开口，在第二区域的介质层内形成第二开口；在所述第一开口和第二开口的底部表面形成栅介质层；在所述栅介质层表面形成栅极，所述栅极的顶部表面低于所述介质层的表面；在第一区域的栅极表面形成阻挡层；在第二区域的栅极表面形成第一应力层，所述第一应力层内具有氢离子。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域，所述衬底的第一区域和第二区域表面分别具有伪栅极结构，所述衬底表面具有介质层，所述介质层覆盖所述伪栅极结构的侧壁，且所述介质层表面与所述伪栅极结构的顶部表面齐平；去除所述伪栅极结构，在第一区域的介质层内形成第一开口，在第二区域的介质层内形成第二开口；在所述第一开口和第二开口的底部表面形成栅介质层；在所述栅介质层表面形成栅极，所述栅极的顶部表面低于所述介质层的表面；在第一区域的栅极表面形成阻挡层；在第二区域的栅极表面形成第一应力层，所述第一应力层内具有氢离子。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为无氢介质材料或少氢介质材料；所述少氢介质材料包括少氢SiN、少氢SiON、或少氢SiOCN；所述少氢介质材料内氢离子的原子百分比浓度小于0.5％。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一应力层的材料为应力氮化硅材料；在形成所述第一应力层之后，进行退火工艺，使所述第一应力层发生形变，使第一应力层向第二区域的栅极施加应力。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的形成步骤包括：在所述介质层和栅极表面形成阻挡膜；平坦化所述阻挡膜；去除第二区域的阻挡膜。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一应力层的形成步骤包括：在所述介质层表面和第二区域的栅极表面形成应力膜；平坦化所述应力膜直至暴露出所述介质层表面，形成所述第一应力层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一应力层在形成所述阻挡层之后形成，所述应力膜还位于所述阻挡层表面，所述
\t平坦化工艺暴露出所述介质层和阻挡层表面。7.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：位于所述伪栅极结构两侧衬底内的源漏区，所述介质层位于所述源漏区表面。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述源漏区的形成步骤包括：在所述伪栅极结构两侧的衬底内形成第二应力层；在所述第二应力层内掺杂离子，形成源漏区。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域的源漏区内掺杂有P型离子；所述第二区域的源漏区内掺杂有N型离子。10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层还位于所述第一开口和第二开口的侧壁表面；所述栅介质层和衬底之间还具有界面层；所述界面层的材料为氧化硅。11.如权利要求1...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31