半导体结构及其制造方法技术

一种用于制造半导体结构的方法包括在衬底上形成多个伪半导体鳍。伪半导体鳍彼此邻近并且分组为多个鳍组。每次一组地凹进鳍组的伪半导体鳍。本发明专利技术实施例涉及半导体结构及其制造方法。

Semiconductor structure and manufacturing method thereof

A method for fabricating a semiconductor structure includes forming a plurality of pseudo semiconductor fins on a substrate. The pseudo semiconductor fins are adjacent to each other and are grouped into a plurality of fin groups. A pseudo semiconductor fin that is indented each time into a fin group. Embodiments of the present invention relate to semiconductor structures and methods of making the same.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术实施例涉及半导体结构及其制造方法。
技术介绍
半导体集成电路(IC)产业已经经历了指数级增长。在IC材料和设计上的技术进步已经产生了一代又一代IC，其中每一代都具有比上一代更小，更复杂的电路。在IC演化过程中，功能密度(即，单位芯片面积上互连器件的数量)已经增加，而几何尺寸(即，使用制造工艺可以创建的最小组件(或线))已经下降。这种按比例缩放的工艺提供了不断提高的生产效率和不断降低的相关成本。这样的按比例缩放也增加了处理和制造IC的复杂性并且提供了在IC处理和制造上类似的发展。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以替代平面晶体管。鳍晶体管具有与顶面和相对的侧壁相关的沟道(简称鳍沟道)。鳍沟道具有被顶面和相对侧壁限定的总沟道宽度。
技术实现思路
根据本专利技术的一个实施例，提供了一种用于制造半导体结构的方法，包括：在衬底上形成多个伪半导体鳍，其中，所述伪半导体鳍彼此邻近并且分组成多个鳍组；以及每次一组地凹进所述鳍组的所述伪半导体鳍。根据本专利技术的另一实施例，还提供了一种用于制造半导体结构的方法，包括：在衬底上形成第一鳍组和第二鳍本文档来自技高网...

【技术保护点】
一种用于制造半导体结构的方法，包括：在衬底上形成多个伪半导体鳍，其中，所述伪半导体鳍彼此邻近并且分组成多个鳍组；以及每次一组地凹进所述鳍组的所述伪半导体鳍。

【技术特征摘要】
2015.12.14 US 14/968,4681.一种用于制造半导体结构的方法，包括：在衬底上形成多个伪半导体鳍，其中，所述伪半导体鳍彼此邻近并且分组成多个鳍组；以及每次一组地凹进所述鳍组的所述伪半导体鳍。2.根据权利要求1所述的方法，还包括：形成绝缘结构以覆盖凹进的所述伪半导体鳍。3.根据权利要求1所述的方法，其中，所述凹进包括：形成抗反射层以覆盖所述伪半导体鳍；在所述抗反射层上形成图案化掩模，其中，所述图案化掩模暴露所述抗反射层的设置在所述鳍组的一个上的部分；以及凹进所述抗反射层的所述部分并且通过所述图案化掩模暴露所述鳍组的所述一个的所述伪半导体鳍。4.根据权利要求1所述的方法，其中，实施所述凹进从而使得不同所述鳍组的凹进的所述伪半导体鳍具有相同的高度。5.根据权利要求1所述的方法，其中，所述鳍组设置在所述衬底的隔离区中，以及所述凹进包括：凹进所述鳍组的设置在所述衬底的所述隔离区的边缘部处的一个所述鳍组的所述伪半导体鳍；以及在凹进所述鳍组的设置在所述衬底的所述隔离区的所述边缘部处的一个所述鳍组的所述伪半导体鳍之后，凹进所述鳍组的设置在所述衬底的所述隔离区的中间部处的另一个所述鳍组的所述伪半导体鳍。6.根据权利要求1所述的方法，其中，所述鳍组设置在所述衬底的隔离区中，以及所述凹...

【专利技术属性】
技术研发人员：张哲诚，巫柏奇，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71