栅极间隔件及其形成方法技术

一种示例性器件包括：在半导体衬底上方延伸的栅极堆叠件，设置在栅极堆叠件的顶面上的硬掩模，位于栅极堆叠件的侧面上的低k介电间隔件。低k介电间隔件的顶部低于硬掩模的上表面。该器件还包括电连接至邻近栅极堆叠件的源极/漏极区的接触件。接触件在低k介电间隔件上方横向地延伸，并且介电材料设置在接触件和低k介电间隔件之间。介电材料比低k介电间隔件对蚀刻具有更高的选择性。本发明专利技术还提供了另一种器件和一种方法。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，涉及栅极间隔件及其形成方法。
技术介绍
半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子器件。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层，并且使用光刻图案化各个材料层以在半导体衬底上方形成电路组件和元件来制造半导体器件。晶体管是通常形成在半导体器件上的电路组件或元件。取决于电路设计，除了电容器、电感器、电阻器、二极管、导电线或其他元件外，许多晶体管可以形成在半导体器件上。场效应晶体管(FET)是一种类型的晶体管。一般而言，晶体管包括在源极和漏极之间形成的栅极堆叠件。源极和漏极区可以包括衬底的掺杂区域，并且可以表现出适合用于特定应用的掺杂轮廓。栅极堆叠件设置在沟道区上方并且可以包括插入在栅电极和衬底的沟道区之间的栅极电介质。
技术实现思路
根据本专利技术的一个方面，提供了一种器件，包括：栅极堆叠件，在半导体衬底上方延伸；硬掩模，设置在栅极堆叠件的顶面上；低k介电间隔件，位于栅极堆叠件的侧面上，其中，低k介电间隔件的顶部低于硬掩模的上表面；以及接触件，电连接至邻近栅极堆叠件的源极/漏极区，其中，接触件在低k介电间隔件上方横向地延伸，其中，介电材料设置在接触件和低k介电间隔件之间，并且其中，介电材料比低k介电间隔件对蚀刻具有更高的选择性。根据本专利技术的一个实施例，介电间隔件设置在低k介电间隔件和接触件之间，其中，介电间隔件包括具有比低k介电间隔件对蚀刻具有更高的选择性的材料。根据本专利技术的一个实施例，介电间隔件覆盖低k介电间隔件的侧壁和顶部。根据本专利技术的一个实施例，介电间隔件的顶部低于硬掩模，并且其中，硬掩模设置在介电间隔件的顶部上。根据本专利技术的一个实施例，介电间隔件的顶部与硬掩模的顶面基本上平齐。根据本专利技术的一个实施例，介电材料包括氮化硅、氧化硅、氮氧化硅或它们的组合。根据本专利技术的一个实施例，硬掩模设置在低k介电间隔件的顶部上。根据本专利技术的一个实施例，还包括：界面层，设置在栅极堆叠件和接触件之间。根据本专利技术的另一方面，提供了一种器件，包括：半导体衬底，包括源极/漏极区；栅极堆叠件，邻近源极/漏极区；硬掩模，设置在栅极堆叠件上方；源极/漏极接触件，电连接至源极/漏极区；低k介电间隔件，设置在源极/漏极接触件和栅极堆叠件之间，其中，源极/漏极接触件在低k介电间隔件上方横向地延伸，并且其中，低k介电间隔件的顶部低于硬掩模的上表面；以及介电间隔件，至少部分地设置在低k介电间隔件和源极/漏极接触件之间，其中，介电间隔件包括具有比低k介电间隔件更高的介电常数的材料。根据本专利技术的一个实施例，低k介电间隔件包括第一垂直尺寸，其中，栅极堆叠件包括位于半导体衬底上方的第二垂直尺寸，并且其中，第一垂直尺寸是第二垂直尺寸的约95％至约105％。根据本专利技术的一个实施例，硬掩模设置在低k介电间隔件的顶部上。根据本专利技术的一个实施例，源极/漏极接触件设置在硬掩模和介电间隔件的表面上。根据本专利技术的一个实施例，介电间隔件的顶部低于硬掩模。根据本专利技术的又一方面，提供了一种方法，包括：在半导体衬底上方形成伪栅极堆叠件；在伪栅极堆叠件上方形成低k介电层并且低k介电层沿着伪栅极堆叠件的侧壁延伸；蚀刻低k介电层以形成低k介电间隔件，其中，低k介电间隔件的顶部凹进为低于伪栅极堆叠件的顶面；在低k介电间隔件的侧壁上形成介电间隔件；在半导体衬底上方形成层间电介质ILD；以导电栅极堆叠件和位于导电栅极堆叠件上方的硬掩模替换伪栅极堆叠件；在ILD中蚀刻开口以暴露半导体衬底的源极/漏极区，其中，硬掩模和介电间隔件在开口的蚀刻期间保护低k介电间隔件；以及在开口中形成接触件。根据本专利技术的一个实施例，形成介电间隔件包括：在蚀刻低k介电层之后，形成覆盖低k介电间隔件的暴露表面的介电间隔层；以及去除介电间隔层的上部以形成介电间隔件。根据本专利技术的一个实施例，形成介电间隔件包括：在蚀刻低k介电层之前，在低k介电层上方形成介电间隔层并且介电间隔层沿着低k介电层的侧壁延伸；以及去除介电间隔层的上部以暴露低k介电层并且形成介电间隔件。根据本专利技术的一个实施例，还包括：在暴露低k介电层之后，将介电间隔件凹进为低于ILD的顶面；以及在介电间隔件的顶面上形成硬掩模。根据本专利技术的一个实施例，蚀刻开口还包括蚀刻硬掩模和至少一个介电间隔件。根据本专利技术的一个实施例，蚀刻开口包括：使用相比于低k介电间隔件和ILD以较慢的速率蚀刻硬掩模和介电间隔件的化学蚀刻剂。根据本专利技术的一个实施例，还包括：在低k介电间隔件的顶面上形成硬掩模。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。图1A至图1D示出了根据一些实施例的半导体器件的不同示图。图2至图12示出了根据一些实施例的形成半导体器件的中间步骤的截面图。图13A和图13B示出了根据一些可选实施例的半导体器件的截面图。图14至图21示出了根据一些可选实施例的形成半导体器件的中间步骤的截面图。图22示出了根据一些实施例的用于形成半导体器件的示例性工艺流程。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述多个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。结合特定的上下文描述了各个实施例，即，鳍式场效应晶体管(FinFET)。然而，各个实施例也可以应用于其他类型的晶体管，诸如平面金属氧化物半导体场效应晶体管(MOSFET)等。图1A以三维图示出了FinFET30的实例。FinFET30包括在半导体衬底32上的半导体鳍36。衬底32包括隔离区38，并且鳍36突出于隔离区38之上并且从邻近的隔离区38之间突出。栅极电介质40沿着鳍36的侧壁并且位于鳍36的顶面上方，并且栅电极42在栅极电介质40上方。栅极电介质40和栅电极42组成FinFET30中的栅极堆叠件50。鳍36的被栅极电介质40/栅电极42覆盖的部分可以称为FinFET30的沟道区。源极/漏极区域44和46相对于栅极电介质40和栅电极42设置在鳍36的相对两侧中。图1B进一步示出了沿着鳍36的纵轴并且在例如源极/漏极区域44和46之间的电流流动的方向上截取的参考截面A-A。其他图(例如，图1B至图1D，图2至图11，本文档来自技高网...

【技术保护点】
一种器件，包括：栅极堆叠件，在半导体衬底上方延伸；硬掩模，设置在所述栅极堆叠件的顶面上；低k介电间隔件，位于所述栅极堆叠件的侧面上，其中，所述低k介电间隔件的顶部低于所述硬掩模的上表面；以及接触件，电连接至邻近所述栅极堆叠件的源极/漏极区，其中，所述接触件在所述低k介电间隔件上方横向地延伸，其中，介电材料设置在所述接触件和所述低k介电间隔件之间，并且其中，所述介电材料比所述低k介电间隔件对蚀刻具有更高的选择性。

【技术特征摘要】
2015.07.28 US 14/811,4111.一种器件，包括：栅极堆叠件，在半导体衬底上方延伸；硬掩模，设置在所述栅极堆叠件的顶面上；低k介电间隔件，位于所述栅极堆叠件的侧面上，其中，所述低k介电间隔件的顶部低于所述硬掩模的上表面；以及接触件，电连接至邻近所述栅极堆叠件的源极/漏极区，其中，所述接触件在所述低k介电间隔件上方横向地延伸，其中，介电材料设置在所述接触件和所述低k介电间隔件之间，并且其中，所述介电材料比所述低k介电间隔件对蚀刻具有更高的选择性。2.根据权利要求1所述的器件，其中，介电间隔件设置在所述低k介电间隔件和所述接触件之间，其中，所述介电间隔件包括具有比所述低k介电间隔件对蚀刻具有更高的选择性的材料。3.根据权利要求2所述的器件，其中，所述介电间隔件覆盖所述低k介电间隔件的侧壁和顶部。4.根据权利要求2所述的器件，其中，所述介电间隔件的顶部低于所述硬掩模，并且其中，所述硬掩模设置在所述介电间隔件的顶部上。5.根据权利要求2所述的器件，其中，所述介电间隔件的顶部与所述硬掩模的顶面基本上平齐。6.根据权利要求1所述的器件，其中，所述介电材料包括氮化硅、氧化硅、氮氧化硅或它们的组合。7.根据权利要求1所述的器件，其中，所述硬掩模设置在所述低k介电间隔件的顶部上。8.根据...

【专利技术属性】
技术研发人员：黄渊圣，陈昭成，李俊鸿，陈华丰，李勃学，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71