【技术实现步骤摘要】
本申请的实施例涉及一种集成电路器件及其制造方法。
技术介绍
1、集成电路(ic)器件小型化的最近趋势已经导致更小的半导体器件，其消耗更少的功率，但以更高的速度提供更多的功能。小型化工艺还增加了半导体器件对由于各种因素(诸如较薄的栅极电介质厚度、较低的电介质击穿电压等)造成的损坏的敏感性。天线效应是ic器件中电路损坏的原因之一，也是半导体先进技术中的一个考虑因素。
技术实现思路
1、根据本申请的实施例的一个方面，提供了一种集成电路器件，包括：衬底；第一半导体器件，位于衬底中的第一掺杂区中；第二半导体器件，位于衬底中的第二掺杂区中，其中，第一掺杂区和第二掺杂区彼此不同，并且第一半导体器件的栅极电耦合到第二半导体器件的源极/漏极。集成电路器件还包括：第一保护器件，被配置为第一正向二极管和第一反向二极管中的一个；和第二保护器件，被配置为第一正向二极管和第一反向二极管中的另一个，第一正向二极管和第一反向二极管串联电耦合在衬底与掺杂阱之间，其中，掺杂阱位于第一掺杂区中，并且第一半导体器件的源极/漏极位于掺杂阱中，或者，掺杂阱位于第二掺杂区中，并且第二半导体器件的源极/漏极位于掺杂阱中。
2、根据本申请的实施例的另一个方面，提供了一种集成电路器件，包括：衬底；第一掺杂阱，位于衬底上方；第一二极管，位于衬底上方；第二二极管，位于衬底上方；第一电连接件，将第一二极管的阳极或阴极电耦合到第一掺杂阱；和第二电连接件，将第二二极管的阳极或阴极电耦合到衬底，其中，第一二极管的阳极和第二二极管的阳
3、根据本申请的实施例的又一个方面，提供了一种制造集成电路器件的方法，方法包括：执行掺杂剂注入以在衬底上方形成第一掺杂阱、第二掺杂阱、第一p-n结和第二p-n结，其中，衬底包括位于第一掺杂阱和第二掺杂阱之外的另一区域；在第一掺杂阱上方沉积并图案化栅极；和在衬底上方沉积并图案化互连件，以将第一p-n结和第二p-n结串联电耦合在衬底的另一区域与第一掺杂阱和第二掺杂阱中的一个之间，其中，第一p-n结的p-型区和第二p-n结的p-型区彼此电耦合，或者第一p-n结的n-型区和第二p-n结的n-型区彼此电耦合，并且然后将第一掺杂阱上方的栅极电耦合到第二掺杂阱。
本文档来自技高网...【技术保护点】
1.一种集成电路器件，包括：
2.根据权利要求1所述的集成电路器件，其中
3.根据权利要求1所述的集成电路器件，其中
4.根据权利要求1所述的集成电路器件，其中
5.根据权利要求1所述的集成电路器件，其中
6.根据权利要求1所述的集成电路器件，其中
7.根据权利要求1所述的集成电路器件，其中
8.根据权利要求1所述的集成电路器件，其中
9.一种集成电路器件，包括：
10.一种制造集成电路器件的方法，所述方法包括：
【技术特征摘要】
1.一种集成电路器件，包括：
2.根据权利要求1所述的集成电路器件，其中
3.根据权利要求1所述的集成电路器件，其中
4.根据权利要求1所述的集成电路器件，其中
5.根据权利要求1所述的集成电路器件，其中
<...【专利技术属性】
技术研发人员：许嘉麟，苏郁迪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。