一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底的阱区上形成有NMOS和PMOS的具有第一高度的鳍片；步骤S2：在所述鳍片的侧壁上形成间隙壁，以覆盖所述鳍片的侧壁；步骤S3：以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片；步骤S4：在所述半导体衬底上以及所述间隙壁下方的所述台阶形鳍片的侧壁上形成扩散阻挡层；步骤S5：在所述台阶形鳍片的底部执行沟道停止离子注入。本发明专利技术所述方法可以阻止阱区离子以及沟道停止离子的扩散和损失，进一步提高了器件的性能和良率。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，短沟道效应成为影响器件性能的一个关键因素，相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。在FinFET器件制备过程中通常需要穿通离子注入，以控制器件底部源漏的穿通，在所述工艺中掺杂离子的损失成为阱离子注入和沟道停止离子注入的主要问题，特别是在FCVD沉积以及阱快速热退火过程中，导致器件性能严重下降，对于NMOS器件，由于B在氧化物极易扩散，导致B阱以及沟道停止离子注入的掺杂离子损失更加严重。因此目前所述方法存在上述诸多弊端，需要对所述方法进行改进，以便消除所述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底的阱区上形成有NMOS和PMOS的具有第一高度的鳍片；步骤S2：在所述鳍片的侧壁上形成间隙壁，以覆盖所述鳍片的侧壁；步骤S3：以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片；步骤S4：在所述半导体衬底上以及所述间隙壁下方的所述台阶形鳍片的侧壁上形成扩散阻挡层；步骤S5：在所述台阶形鳍片的底部执行沟道停止离子注入。可选地，在所述步骤S4中还进一步包括在所述间隙壁和所述扩散停止层上形成衬垫层的步骤。可选地，所述方法还进一步包括：步骤S6：沉积隔离材料层，以覆盖所述衬垫层；步骤S7：回蚀刻所述隔离材料层至所述鳍片的所述第一高度，以露出所述鳍片侧壁上的所述衬垫层；步骤S7：去除所述鳍片上的所述衬垫层和所述间隙壁，以露出所述鳍片。可选地，所述鳍片的顶部形成有硬掩膜层，在所述步骤S7露出所述鳍片之后，还进一步包括去除所述鳍片顶部的所述硬掩膜层的步骤。可选地，在所述步骤S4中，所述扩散阻挡层选用SiC。可选地，在所述步骤S4中，通过外延法在所述半导体衬底上以及所述间隙壁下方的所述台阶形鳍片的侧壁上形成所述扩散阻挡层。可选地，所述步骤S2包括：步骤S21：在所述半导体衬底上和所述鳍片的表面上形成间隙壁材料层；步骤S22：蚀刻所述间隙壁材料层，以去除所述半导体衬底上的所述间隙壁材料层，在所述鳍片侧壁上形成所述间隙壁。可选地，所述步骤S1包括：步骤S11：提供所述半导体衬底，在所述半导体衬底上形成垫氧化物层；步骤S12：在NMOS区域中执行第一类型离子注入，以形成P阱，在PMOS区域中执行第二类型离子注入，以形成N阱；步骤S13：在所述半导体衬底上形成有图案化的掩膜层并以所述掩膜层为掩膜蚀刻所述半导体衬底，以分别在所述NMOS区域和所述PMOS区域形成第一高度的所述鳍片。本专利技术还提供了一种如上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中所述鳍片的蚀刻分为两个步骤，首先部分蚀刻所述半导体衬底以形成第一高度，然后在所有晶体管的表面形成间隙壁，然后继续蚀刻所述半导体衬底，以得到总高度的鳍片，并且在所述间隙壁和所述鳍片底部形成离子注入的扩散阻挡层，然后执行沟道停止离子注入，并在沉积隔离材料层的同时进行高温退火，在退火过程中所述扩散阻挡层可以阻止阱区离子以及沟道停止离子的扩散和损失，进一步提高了器件的性能和良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1k为本专利技术中所述半导体器件的制备过程示意图；图2为制备本专利技术所述半导体器件的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。实施例一下面结合附图对本专利技术所述半导体器件以及制备方法做进一步的说明，其中，图1a-1k为本专利技术中本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底的阱区上形成有NMOS和PMOS的具有第一高度的鳍片；步骤S2：在所述鳍片的侧壁上形成间隙壁，以覆盖所述鳍片的侧壁；步骤S3：以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片；步骤S4：在所述半导体衬底上以及所述间隙壁下方的所述台阶形鳍片的侧壁上形成扩散阻挡层；步骤S5：在所述台阶形鳍片的底部执行沟道停止离子注入。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底的阱区上形成有NMOS和PMOS的具有第一高度的鳍片；步骤S2：在所述鳍片的侧壁上形成间隙壁，以覆盖所述鳍片的侧壁；步骤S3：以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片；步骤S4：在所述半导体衬底上以及所述间隙壁下方的所述台阶形鳍片的侧壁上形成扩散阻挡层；步骤S5：在所述台阶形鳍片的底部执行沟道停止离子注入。2.根据权利要求1所述的方法，其特征在于，在所述步骤S4中还进一步包括在所述间隙壁和所述扩散停止层上形成衬垫层的步骤。3.根据权利要求2所述的方法，其特征在于，所述方法还进一步包括：步骤S6：沉积隔离材料层，以覆盖所述衬垫层；步骤S7：回蚀刻所述隔离材料层至所述鳍片的所述第一高度，以露出所述鳍片侧壁上的所述衬垫层；步骤S7：去除所述鳍片上的所述衬垫层和所述间隙壁，以露出所述鳍片。4.根据权利要求3所述的方法，其特征在于，所述鳍片的顶部形成有硬掩膜层，在所述步骤S7露出所述鳍片之后，还进一步包括去除所述鳍片顶部的所述硬掩膜层的步骤。5.根据权...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31