【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
技术介绍
1、光刻技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligned double patterning，sadp)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。
2、随着图形特征尺寸(critical dimension，cd)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，saqp)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。
3、但是，目前图形传递的精度较低。
技术实现思路
1、本专利技术解决的问题是提供一种半导体结构的形成方法，使得所形成的目标结构的关键尺寸的一致性，提高所形成到的半导体结构的性能。
2、为解决上述问题，本专利技术提供了一种半导体结构的
3、提供初始基底，所述初始基底上形成有待蚀刻层和位于所述待蚀刻层上凸立的核心材料层；
4、形成覆盖所述核心材料层侧壁和顶部的第一掩膜材料层；
5、去除所述核心材料层和位于所述核心材料层顶部的第一掩膜材料层，保留覆盖所述核心材料层侧壁的第一掩膜材料层，作为第一掩膜侧壁层；
6、在所述第一掩膜侧壁层表面沉积第二掩膜层；
7、以所述第一掩膜侧壁层和所述第二掩膜层为掩膜刻蚀所述待蚀刻层，将图形转移到所述待蚀刻层上；
8、或在所述待蚀刻层表面形成第三掩膜层；
9、以所述待蚀刻层和所述第三掩膜层为掩膜刻蚀所述初始基底，将所述待刻蚀层的图形转移到初始基底上。
10、可选地，以所述第一掩膜侧壁层和所述第二掩膜层为掩膜刻蚀所述待蚀刻层之前，所述方法还包括：
11、去除部分所述第一掩膜侧壁层及其表面的所述第二掩膜层，使得相邻所述第一掩膜侧壁层之间的间隔至少部分不同。
12、可选地，所述第二掩膜层的材料包括氮化硅、碳化硅和碳氧化硅中一种或多种。
13、可选地，所述待蚀刻层为硬掩模材料层；
14、形成所述核心材料层的步骤包括：在所述待刻蚀层上形成分立的顶部核心层；形成覆盖所述顶部核心层的侧壁的第一掩膜侧墙；形成所述第一掩膜侧墙之后，去除所述顶部核心层；以所述第一掩膜侧墙为掩膜刻蚀所述初始核心材料层，形成所述核心材料层；形成核心材料层之后，去除所述第一掩膜侧墙。
15、可选地，所述硬掩模层的材料包括氮化硅、碳化硅和碳氮化硅中一种或多种。
16、可选地，在提供初始基底的步骤中，所述初始基底上还形成有应力缓冲层，所述硬掩模材料层位于所述应力缓冲层上；
17、以剩余的第一掩膜侧壁层和第二掩膜层为掩膜刻蚀所述硬掩模材料层之后，还刻蚀了所述应力缓冲层；去除所述第一掩膜侧壁层和所述第二掩膜层之后，以所述硬掩模层和所述应力缓冲层为掩膜刻蚀所述初始基底，形成目标图形。
18、可选地，所述应力缓冲层的材料包括氧化硅。
19、可选地，在提供初始基底的步骤中，所述初始基底上还形成有底部刻蚀停止层，且底部刻蚀停止层位于所述硬掩模材料层上，所述初始核心材料层位于所述底部刻蚀停止层上；
20、以剩余的第一掩膜侧壁层和第二掩膜层为掩膜刻蚀所述硬掩模材料层之前，还刻蚀了所述底部刻蚀停止层；去除所述第一掩膜侧壁层和所述第二掩膜层之后，以所述底部刻蚀停止层、所述硬掩模层和所述应力缓冲层为掩膜刻蚀所述初始基底，形成目标图形。
21、可选地，所述底部刻蚀停止层的材料包括氧化硅。
22、可选地，以所述底部刻蚀停止层、所述硬掩模层和所述应力缓冲层为掩膜刻蚀所述初始基底之前，还包括：
23、形成保形覆盖所述底部刻蚀停止层、所述硬掩模层和所述应力缓冲层的侧壁和所述底部刻蚀停止层的顶部的保护层；
24、形成所述保护层之后，以所述底部刻蚀停止层、所述硬掩模层、所述应力缓冲层和所述保护层为掩膜刻蚀所述初始基底，形成目标图形。
25、可选地，所述保护层的材料包括氧化硅。
26、可选地，所述目标图形包括鳍部。
27、可选地，在所述初始核心材料层上形成分立的顶部核心层之前，所述方法还包括：在所述初始核心材料层上形成顶部刻蚀停止层；形成所述顶部核心层之后，所述顶部核心停止层位于所述顶部刻蚀停止层上。
28、可选地，所述顶部刻蚀停止层的材料包括氧化硅。
29、可选地，所述第一掩膜侧壁层的材料包括氮化硅。
30、与现有技术相比，本专利技术的技术方案具有以下优点：
31、本专利技术实施例提供了一种半导体结构的形成方法，包括：提供初始基底，所述初始基底上形成有初始核心材料层；在所述初始核心材料层上形成顶部核心层；在所述初始基底上形成覆盖所述顶部核心层的侧壁的第一掩膜侧墙；形成所述第一掩膜侧墙之后，去除所述顶部核心层；以所述第一掩膜侧墙为掩膜刻蚀所述初始核心材料层，形成核心材料层；形成核心材料层之后，去除所述第一掩膜侧墙；在所述初始基底上形成覆盖所述核心材料层侧壁的第一掩膜侧壁层；形成所述第一掩膜侧壁层之后，去除所述核心材料层；形成保形覆盖所述第一掩膜侧壁层的顶部和侧壁的第二掩膜层；去除部分第一掩膜侧壁层及其顶部和侧壁的第二掩膜层，使相邻第一掩膜侧壁层之间的间隔至少部分不同；以剩余的第一掩膜侧壁层和第二掩膜层为掩膜刻蚀所述初始基底，形成目标图案。
32、可以看出，通过在第一掩膜侧壁层的顶部和侧壁形成第二掩膜层，使得第一掩膜侧壁层的两侧在初始基底刻蚀过程中的损耗保持一致，从而能够提高所形成目标图形的关键尺寸的均一性，提高图形传递的质量，进而能够提高半导体结构的性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一掩膜侧壁层和所述第二掩膜层为掩膜刻蚀所述待蚀刻层之前，所述方法还包括：
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料包括氮化硅、碳化硅和碳氧化硅中一种或多种。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述待蚀刻层为硬掩模材料层；
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述硬掩模层的材料包括氮化硅、碳化硅和碳氮化硅中一种或多种。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，在提供初始基底的步骤中，所述初始基底上还形成有应力缓冲层，所述硬掩模材料层位于所述应力缓冲层上；
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述应力缓冲层的材料包括氧化硅。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，在提供初始基底的步骤中，所述初始基底上还形成有底部刻蚀停止层，且底部刻蚀停止层位于所
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述底部刻蚀停止层的材料包括氧化硅。
10.根据权利要求8所述的半导体结构的形成方法，其特征在于，以所述底部刻蚀停止层、所述硬掩模层和所述应力缓冲层为掩膜刻蚀所述初始基底之前，还包括：
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅。
12.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述目标图形包括鳍部。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述初始核心材料层上形成分立的顶部核心层之前，还包括：在所述初始核心材料层上形成顶部刻蚀停止层；形成所述顶部核心层之后，所述顶部核心停止层位于所述顶部刻蚀停止层上。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述顶部刻蚀停止层的材料包括氧化硅。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜侧壁层的材料包括氮化硅。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一掩膜侧壁层和所述第二掩膜层为掩膜刻蚀所述待蚀刻层之前，所述方法还包括：
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料包括氮化硅、碳化硅和碳氧化硅中一种或多种。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述待蚀刻层为硬掩模材料层；
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述硬掩模层的材料包括氮化硅、碳化硅和碳氮化硅中一种或多种。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，在提供初始基底的步骤中，所述初始基底上还形成有应力缓冲层，所述硬掩模材料层位于所述应力缓冲层上；
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述应力缓冲层的材料包括氧化硅。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，在提供初始基底的步骤中，所述初始基底上还形成有底部刻蚀停止层，且底部刻蚀停止层位于所...
【专利技术属性】
技术研发人员：赵振阳，谭程，纪世良，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。