半导体结构和CMOS晶体管的形成方法技术

本发明专利技术提供了一种半导体结构的形成方法和一种CMOS晶体管的形成方法。所述半导体结构的形成方法包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括栅介质层、伪栅电极和侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层。本发明专利技术形成的半导体结构良率高。

【技术实现步骤摘要】
半导体结构和CMOS晶体管的形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构的形成方法和一种CMOS晶体管的形成方法。
技术介绍
随着MOS晶体管的尺寸进入深亚微米时代后，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。氧化硅层作为栅介质层已经达到其物理极限，利用高K栅介质层替代氧化硅栅介质层，可以在保持等效氧化层厚度(EOT)不变的情况下大大增加其物理厚度，从而减小了栅极漏电流。金属栅极现也已应用于MOS晶体管的制作，其可以改善与高K栅介质的兼容性，消除传统多晶硅栅极的栅耗尽及硼穿透等效应。后栅工艺(gate-last)是一种用于制作金属栅极的技术。其先在半导体衬底上形成伪栅；在对伪栅两侧的源区和漏区进行离子注入和高温退火后，再去除所述伪栅；最后在原伪栅的位置形成金属栅极。后栅工艺形成的器件具有功耗更低，漏电更少和高频性能更稳定的优点。但是，现有后栅工艺形成的MOS晶体管的生产良率仍有待提高。
技术实现思路
本专利技术解决的问题是现有技术后栅工艺形成的MOS晶体管的良率不高。为解决上述问题，本专利技术实施例提供了一种半导体结构的形成方法，所述方法包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括位于所述基底表面的栅介质层、位于所述栅介质层上的伪栅电极和位于所述栅介质层和所述伪栅电极侧壁表面的侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层；对所述栅电极层进行退火。可选地，所述基底的外围区域指从所述基底的边沿起向中心方向宽度为0.5cm～2cm的环形区域。可选地，所述斜边刻蚀处理采用斜边刻蚀机执行，所述斜边刻蚀机采用等离子体隔断区域环控制刻蚀范围，使得所述斜边刻蚀处理仅刻蚀所述基底的外围区域。可选地，所述栅电极材料层包括功函数材料层和位于所述功函数材料层上的栅极金属材料层。可选地，所述功函数材料层的材料包括TiN、TiC和TaAl中的一种或多种，所述栅极金属材料层的材料包括Al、Cu、W、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或多种。可选地，所述斜边刻蚀处理包括：对栅极金属材料的斜边刻蚀和对功函数材料的斜边刻蚀。可选地，所述斜边刻蚀还包括对氧化物材料的斜边刻蚀。对应地，本专利技术实施例还提供了一种CMOS晶体管的形成方法，所述方法包括：提供基底以及位于所述基底上的PMOS伪栅结构和NMOS伪栅结构，所述PMOS伪栅结构和NMOS伪栅结构包括位于所述基底表面的栅介质层、位于所述栅介质层上的伪栅电极和位于所述栅介质层和所述伪栅电极侧壁表面的侧墙；形成覆盖所述NMOS伪栅结构的第一掩膜层，所述第一掩膜层暴露出所述PMOS伪栅结构的伪栅电极；刻蚀所述PMOS伪栅结构的伪栅电极，形成暴露出PMOS栅介质层的第一凹槽，去除所述掩膜层；形成PMOS栅电极材料层，所述PMOS栅电极材料层填充满所述第一凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述第一凹槽外的PMOS栅电极材料层，剩余在所述第一凹槽内的PMOS栅电极材料层构成PMOS栅电极层，且在所述化学机械研磨工艺去除所述第一凹槽外的PMOS栅电极材料层时，在所述基底的外围区域形成PMOS栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述PMOS栅电极材料残余层；对所述PMOS栅电极层进行退火。可选地，所述基底的外围区域指从所述基底的边沿起向中心方向宽度为0.5cm～2cm的环形区域。可选地，所述斜边刻蚀处理采用斜边刻蚀机执行，所述斜边刻蚀机采用等离子体隔断区域环控制刻蚀范围，使得所述斜边刻蚀处理仅刻蚀所述基底的外围区域。可选地，所述PMOS栅电极材料层包括PMOS功函数材料层和位于所述PMOS功函数材料层上的PMOS栅极金属材料层。可选地，所述PMOS功函数材料层的材料包括TiN、TaAl和TiC中的一种或多种，所述PMOS栅极金属材料层的材料包括Al、Cu、W、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或多种。可选地，所述斜边刻蚀处理包括：对PMOS栅极金属材料的斜边刻蚀和对PMOS功函数材料的斜边刻蚀。可选地，所述斜边刻蚀还包括对氧化物材料的斜边刻蚀。可选地，所述基底上还具有介质材料层，所述介质材料层的顶表面与所述PMOS伪栅结构和所述NMOS伪栅结构的顶表面齐平；所述介质材料层、所述PMOS伪栅结构和所述NMOS伪栅结构上还具有阻挡层。可选地，对所述PMOS栅电极层进行退火的温度为300℃～600℃。可选地，还包括：形成覆盖所述PMOS栅电极层的第二掩膜层，所述第二掩膜层暴露出所述NMOS伪栅结构的伪栅电极；刻蚀所述NMOS伪栅结构的伪栅电极，形成暴露出NMOS栅介质层的第二凹槽，去除所述第二掩膜层；形成NMOS栅电极材料层，所述NMOS栅电极材料层填充满所述第二凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述第二凹槽外的NMOS栅电极材料层，剩余在所述第二凹槽内的NMOS栅电极材料层构成NMOS栅电极层。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例的半导体结构的形成方法和CMOS晶体管的形成方法中，在形成栅电极层之后，且在对所述栅电极层进行退火之前，对基底的外围区域进行了斜边刻蚀处理，去除了位于所述外围区域的栅电极材料残余层及其他残余材料，避免了所述栅电极材料残余层在所述基底中引入应力，从而解决了在退火工艺中所述应力在栅电极层中导致孔洞继而造成器件良率低的技术问题。附图说明图1示出了现有技术的后栅工艺形成的半导体晶圆示意图；图2至图9示出了本专利技术一实施例的CMOS晶体管的形成方法所形成的中间结构的结构示意图。具体实施方式由
技术介绍
可知，现有技术后栅工艺形成MOS晶体管的生产良率有待提高。本专利技术的专利技术人研究了采用现有后栅工艺制造的半导体晶圆。参考图1，图1中示出了采用现有后栅工艺制造的半导体晶圆10，所述半导体晶圆10上具有多个单元区101，通过对晶圆10的失效分析，专利技术人发现位于晶圆10外围区域的单元区101的器件失效更为严重，如图1中黑点所示。通过对这些失效器件进行电镜研究后，发现造成这些器件失效的主要原因为，MOS晶体管的金属栅极中存在孔洞，造成栅极断路，且尤以PMOS晶体管的失效更为严重。进一步的研究表现，金属栅极中这些孔洞的形成与晶圆外围区域存在较大的应力有关。具体地，在MOS晶体管的制造过程中，存在多道的成膜、刻蚀和研磨工艺，而无论是成膜工艺、刻蚀工艺还是研磨工艺，都存在工艺参数在晶圆表面分布不均匀的问题。例如，在后栅工艺形成金属栅极的过程中，存在刻蚀去除多晶硅伪栅、沉积金属栅材料层和化学机械研磨所述金属栅材料层的工艺，通常会在晶圆的边缘区域残余金属材料或者其他聚合物材料。由于这些残余材料与晶圆衬底本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括位于所述基底表面的栅介质层、位于所述栅介质层上的伪栅电极和位于所述栅介质层和所述伪栅电极侧壁表面的侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层；对所述栅电极层进行退火。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括位于所述基底表面的栅介质层、位于所述栅介质层上的伪栅电极和位于所述栅介质层和所述伪栅电极侧壁表面的侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层；对所述栅电极层进行退火。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底的外围区域指从所述基底的边沿起向中心方向宽度为0.5cm～2cm的环形区域。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述斜边刻蚀处理采用斜边刻蚀机执行，所述斜边刻蚀机采用等离子体隔断区域环控制刻蚀范围，使得所述斜边刻蚀处理仅刻蚀所述基底的外围区域。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅电极材料层包括功函数材料层和位于所述功函数材料层上的栅极金属材料层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述功函数材料层的材料包括TiN、TiC和TaAl中的一种或多种，所述栅极金属材料层的材料包括Al、Cu、W、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或多种。6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述斜边刻蚀处理包括：对栅极金属材料的斜边刻蚀和对功函数材料的斜边刻蚀。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述斜边刻蚀还包括对氧化物材料的斜边刻蚀。8.一种CMOS晶体管的形成方法，其特征在于，包括：提供基底以及位于所述基底上的PMOS伪栅结构和NMOS伪栅结构，所述PMOS伪栅结构和NMOS伪栅结构包括位于所述基底表面的栅介质层、位于所述栅介质层上的伪栅电极和位于所述栅介质层和所述伪栅电极侧壁表面的侧墙；形成覆盖所述NMOS伪栅结构的第一掩膜层，所述第一掩膜层暴露出所述PMOS伪栅结构的伪栅电极；刻蚀所述PMOS伪栅结构的伪栅电极，形成暴露出PMOS栅介质层的第一凹槽，去除所述第一掩膜层；形成PMOS栅电极材料层，所述PMOS栅电极材料层填充满所述第一凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述第一凹槽外的PMOS栅电极材料层，剩余在所述...

【专利技术属性】
技术研发人员：张海洋，张城龙，纪世良，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31