控制栅电压导致字线晶体管势垒降低的模型制造技术

本发明专利技术提出了一种控制栅电压导致字线晶体管势垒降低的模型，重新定义字线的电压，将字线两侧控制栅的电压对字线电压的影响定义在模型中，从而能够获取准确的控制栅电压对字线电压的影响，进而能够精确的模拟出控制栅电压对势垒的影响。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种控制栅电压导致字线晶体管势皇降低的模型。
技术介绍
电可擦可编程只读存储器(EEPROM，ElectricallyErasable ProgrammableRead-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM，Erasable Programmable Read-OnlyMemory)，EEPR0M不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的B1S芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM，RandomAccess Memory)芯片，甚至取代部分的硬盘功能，与高速RAM成为二^世纪最常用且发展最快的两种存储技术。请参考图1，图1为现有技术中EEPROM的结构示意图，包括衬底10、源漏极11、栅氧化层20、位线结构、字线50、介质层60及侧墙结构40，其中，所述源漏极11形成在所述衬底10内，所述栅氧化层20形成在所述衬底10上，所述位线结构、字线50、介质层60及侧墙结构40均形成在所述栅氧化层20上，所述位线结构位于所述字线50的两侧(称为镜像位线结构，mirror bits)，并由上述介质层60隔离开，所述侧墙结构40位于所述位线结构远离所述字线50的一侧，其中，所述位线结构包括浮栅31、位线介质层32及控制栅33。然而，现有技术中并没有模型用于模拟控制栅33对浮栅31处的势皇的影响。
技术实现思路
本专利技术的目的在于提供一种控制栅电压导致字线晶体管势皇降低的模型，能够精确模拟出控制栅电压对势皇的影响。为了实现上述目的，本专利技术提出了一种控制栅电压导致字线晶体管势皇降低的模型，包括:Vwl ’ = VwJR1 *V+R2*VC(；2其中，Vi’为字线模拟仿真所需的电压，Vi为施加的字线电压，RR 2*Ve(；2为字线两侧控制栅的耦合电压，V和Vaa分别为字线两侧施加的控制栅电压,RJPR2分别为控制栅电压对字线电压的耦合因数。进一步的，在所述的控制栅电压导致字线晶体管势皇降低的模型中，还包括:Vfgi 一 R cg*Vcgi+Rwl*Vwl+Rbl*Vbli;Vfg2 一 R cc*Vo；2+RwL*VwL+RbL*VbL2;其中，Vrci和别为两个浮栅的实际电压，Rm为控制栅电压对浮栅电压的耦合因数，Ri为字线电压对浮栅电压的耦合因数，Ri为位线电压对浮栅电压的耦合因数。进一步的，在所述的控制栅电压导致字线晶体管势皇降低的模型中，所述施加的字线电压Vi大于字线的阈值电压。进一步的，在所述的控制栅电压导致字线晶体管势皇降低的模型中，所述施加的字线电压Vi为4.5V。进一步的，在所述的控制栅电压导致字线晶体管势皇降低的模型中，字线一侧的控制栅及浮栅晶体管处于全部导通状态，字线另一侧的控制栅及浮栅处于半导通和全部导通状态之间。进一步的，在所述的控制栅电压导致字线晶体管势皇降低的模型中，处于全部导通状态的控制栅电压Vai2为4.5V。进一步的，在所述的控制栅电压导致字线晶体管势皇降低的模型中，处于半导通和全部导通状态之间的控制栅电压Vra范围是-0.5V?3.5V。与现有技术相比，本专利技术的有益效果主要体现在:重新定义字线的电压，将字线两侧控制栅的电压对字线电压的影响定义在模型中，从而能够获取准确的控制栅电压对字线电压的影响，进而能够精确的模拟出控制栅电压对势皇的影响。【附图说明】图1为现有技术中EEPROM的结构示意图；图2为测试控制栅电压对势皇影响时电压施加的结构示意图；图3为字线电压和位线电流的曲线图；图4为控制栅电压与字线晶体管阈值电压的模拟曲线图；图5为不考虑控制栅电压对字线电压影响的模型电路示意图；图6为本专利技术一实施例中考虑控制栅电压对字线电压影响的模型电路示意图；图7为本专利技术一实施例中字线电压和位线电流的曲线图；图8为沿图7方框中局部放大的曲线图；图9为本专利技术一实施例中控制栅电压与字线晶体管阈值电压的模拟曲线图。【具体实施方式】下面将结合示意图对本专利技术的控制栅电压导致字线晶体管势皇降低的模型进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。由于现有技术中并没有考虑到控制栅对字线晶体管势皇的影响，专利技术人首先通过检测获得控制栅电压对浮栅的阈值电压之间的关系，发现控制栅电压与浮栅的阈值电压呈类似反比关系。具体的，请参考图2，在进行EEPROM结构电流的检测时，对字线施加大于字线的阈值电压，例如Vi是4.5V，由于E当前第1页1 2 本文档来自技高网...

【技术保护点】
一种控制栅电压导致字线晶体管势垒降低的模型，其特征在于，包括：VWL’＝VWL+R1*VCG1+R2*VCG2其中，VWL’为字线模拟仿真所需的电压，VWL为施加的字线电压，R1*VCG1和R2*VCG2为字线两侧控制栅的耦合电压，VCG1和VCG2分别为字线两侧施加的控制栅电压，R1和R2分别为控制栅电压对字线电压的耦合因数。

【技术特征摘要】

【专利技术属性】
技术研发人员：范象泉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31