一种非易失性存储器IP核的测试和验证开发系统技术方案

本发明专利技术公开了一种非易失性存储器IP核的测试和验证开发系统，包括：电源模块，为该系统中的各个模块提供电源；NVM?IP核，就是待测试、待开发、待验证的对象；BIST电路，与所述NVM?IP核相连接，用于对所述NVM?IP核进行测试；上位机，其中具有测试软件，该软件控制BIST电路进行各种测试操作；FPGA芯片，与所述NVM?IP核相连接，用于对所述NVM?IP核进行开发；FPGA配置电路，与所述FPGA芯片相连接，用于FPGA数字逻辑的下载和烧写；FPGA外围电路，与所述FPGA芯片相连接，用于显示和调试。本发明专利技术NVM?IP核的测试和验证开发系统集测试、开发、验证三大功能于一体，大大加速了客户对NVM?IP核的开发、验证和应用，节省NVM?IP核客户流片的时间和费用。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别是涉及非易失性存储器(NVM， Non-Volatile Memory)的测试技术、开发技术和验证技术。
技术介绍
IP 核(IP core, Intellectual Property core,知识产权核)是那些己验证的、可 重复利用的、具有某种确定功能的IC(集成电路)模块。分为软IP核、固IP核和硬IP核。软IP 核(soft IP core)是用硬件描述语言(HDL, Hardware Description Language)描述的功能块,但是并不涉及用什么具体电路和电路元件实现这些功能。软IP 核通常是以硬件描述语言源文件的形式出现。固IP核(firm IP core)除了完成软IP核所有的设计外,还完成了门电路级综合 和时序仿真等设计环节，一般以门电路级网表形式提交用户使用。硬IP核(hard IP core)则是完成了综合的功能块，已有固定的拓扑布局和具体 工艺，并已经经过工艺验证，具有可保证的性能。硬IP核一般以经过完全的布局布线的网 表形式提供。本申请中的NVM IP核采用硬IP核。NVM IP核是指内嵌有诸如FLAS本文档来自技高网...

【技术保护点】
一种非易失性存储器IP核的测试和验证开发系统，其特征是，包括：电源模块，为该系统中的各个模块提供电源；NVM?IP核，就是待测试、待开发、待验证的对象；BIST电路，与所述NVM?IP核相连接，用于对所述NVM?IP核进行测试；上位机，其中具有测试软件，该软件控制BIST电路进行各种测试操作；FPGA芯片，与所述NVM?IP核相连接，用于对所述NVM?IP核进行开发；FPGA配置电路，与所述FPGA芯片相连接，用于FPGA数字逻辑的下载和烧写；FPGA外围电路，与所述FPGA芯片相连接，用于在BIST电路对NVM?IP核进行测试时显示NVM?IP核的信号，还用于在FPGA芯片对NVM?IP核运...

【技术特征摘要】

【专利技术属性】
技术研发人员：雷冬梅，赵锋，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：