用于非易失性存储器测试的装置及方法制造方法及图纸

本发明专利技术涉及用于非易失性存储器测试的装置及方法，该用于非易失性存储器测试的装置包括用于驱动待处理的非易失性存储器执行编程操作的编程驱动模块、用于驱动所述非易失性存储器执行擦除操作的擦除驱动模块、用于输入时钟信号的时钟输入模块、用于根据所述时钟输入模块输入的时钟信号控制所述编程驱动模块对所述非易失性存储器执行预定时长的编程操作编程控制模块，以及用于根据所述时钟输入模块输入的时钟信号控制所述擦除模块对所述非易失性存储器执行预定时长的擦除操作的擦除控制模块。本发明专利技术具有节约时间、提高效率的有益效果。

【技术实现步骤摘要】
用于非易失性存储器测试的装置及方法
本专利技术涉及非易失性存储器领域，尤其涉及一种用于非易失性存储器测试的装置及方法。
技术介绍
在非易失性存储器芯片封装之前，为了提高芯片的良率剔除不良品、使存储单元的“0”和“1”的分布曲线更加紧密以及使外围的编程及擦除验证电路达到一个比较稳定的状态，需要对芯片的非易失性存储器进行测试。该测试是指一定次数的快速编程和擦除操作。该快速编程和擦除操作的效果与进出浮栅的电子总数是紧密相关的，而不是取决于编程与擦除的程度。尤其是当芯片的存储容量较大，进行一定次数的快速编程和擦除操作所需要的时间将会很长，要消耗较多的时间，效率较低。其中，非易失性存储单元的测试包括编程和擦除两部分。如NORFlash存储单元，其由晶体管构成，晶体管包括：源极S、衬底B、漏极D和栅极G。在NORFlash存储单元中，晶体管的栅极G与字线WL（WordLine）连接，晶体管的漏极D与位线BL（BitLine）连接，晶体管的源极S与源线SL（SourceLine）连接，晶体管的衬底B与衬底线SUBL（SubstrateLine）连接。对NORFlash存储单元的传统编程的具体实施方本文档来自技高网...

【技术保护点】
一种用于非易失性存储器测试的装置，其特征在于，包括：用于驱动待处理的非易失性存储器（60）执行编程操作的编程驱动模块（40），用于驱动所述非易失性存储器（60）执行擦除操作的擦除驱动模块（50），用于输入时钟信号的时钟输入模块（20），用于根据所述时钟输入模块（20）输入的时钟信号控制所述编程驱动模块（40）对所述非易失性存储器（60）执行预定时长的编程操作编程控制模块（10），以及用于根据所述时钟输入模块（20）输入的时钟信号控制所述擦除驱动模块（50）对所述非易失性存储器（60）执行预定时长的擦除操作的擦除控制模块（30）。

【技术特征摘要】
1.一种用于非易失性存储器测试的装置，其特征在于，包括：用于驱动待处理的非易失性存储器(60)执行编程操作的编程驱动模块(40)，用于驱动所述非易失性存储器(60)执行擦除操作的擦除驱动模块(50)，用于输入时钟信号的时钟输入模块(20)，用于根据所述时钟输入模块(20)输入的时钟信号控制所述编程驱动模块(40)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全编程的时间预定时长的编程操作的编程控制模块(10)，以及用于根据所述时钟输入模块(20)输入的时钟信号控制所述擦除驱动模块(50)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全擦除的时间的预定时长的擦除操作的擦除控制模块(30)；其中，所述编程操作和所述擦除操作依次交替重复执行预定次数，且编程和擦除操作中每次进入浮栅的电子总数和吸出浮栅的电子总数相等；其中，编程驱动模块(40)和擦除驱动模块(50)均采用外部可调电源进行供电，以获得较高的驱动电压。2.一种用于非易失性存储器测试的装置，其特征在于，包括：用于驱动所述非易失性存储器(60)执行编程操作的编程驱动模块(40)，用于驱动所述非易失性存储器(60)执行擦除操作的擦除驱动模块(50)，用于输入时钟信号的时钟输入模块(20)，用于检测所述非易失性存储器(60)的位线编程电流的电流检测模块(70)，用于将所述电流检测模块(70)检测的电流值与预先设定的阈值进行比较并根据比较的结果输出一个触发信号的比较器模块(90)，用于根据所述触发信号控制所述编程驱动模块(40)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全编程的时间预定时长的编程操作的编程控制模块(10)，以及用于根据所述时钟输入模块(20)输入的时钟信号控制所述擦除驱动模块(50)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全擦除的时间的预定时长的擦除操作的擦除控制模块(30)；其中，所述编程操作和所述擦除操作依次交替重复执行预定次数，且编程和擦除操作中每次进入浮栅的电子总数和...

【专利技术属性】
技术研发人员：温靖康，刘桂云，许如柏，
申请(专利权)人：辉芒微电子深圳有限公司，
类型：发明
国别省市：