用于非易失性存储器测试的装置及方法制造方法及图纸

本发明专利技术涉及用于非易失性存储器测试的装置及方法，该用于非易失性存储器测试的装置包括用于驱动待处理的非易失性存储器执行编程操作的编程驱动模块、用于驱动所述非易失性存储器执行擦除操作的擦除驱动模块、用于输入时钟信号的时钟输入模块、用于根据所述时钟输入模块输入的时钟信号控制所述编程驱动模块对所述非易失性存储器执行预定时长的编程操作编程控制模块，以及用于根据所述时钟输入模块输入的时钟信号控制所述擦除模块对所述非易失性存储器执行预定时长的擦除操作的擦除控制模块。本发明专利技术具有节约时间、提高效率的有益效果。

【技术实现步骤摘要】
用于非易失性存储器测试的装置及方法
本专利技术涉及非易失性存储器领域，尤其涉及一种用于非易失性存储器测试的装置及方法。
技术介绍
在非易失性存储器芯片封装之前，为了提高芯片的良率剔除不良品、使存储单元的“0”和“1”的分布曲线更加紧密以及使外围的编程及擦除验证电路达到一个比较稳定的状态，需要对芯片的非易失性存储器进行测试。该测试是指一定次数的快速编程和擦除操作。该快速编程和擦除操作的效果与进出浮栅的电子总数是紧密相关的，而不是取决于编程与擦除的程度。尤其是当芯片的存储容量较大，进行一定次数的快速编程和擦除操作所需要的时间将会很长，要消耗较多的时间，效率较低。其中，非易失性存储单元的测试包括编程和擦除两部分。如NORFlash存储单元，其由晶体管构成，晶体管包括：源极S、衬底B、漏极D和栅极G。在NORFlash存储单元中，晶体管的栅极G与字线WL（WordLine）连接，晶体管的漏极D与位线BL（BitLine）连接，晶体管的源极S与源线SL（SourceLine）连接，晶体管的衬底B与衬底线SUBL（SubstrateLine）连接。对NORFlash存储单元的传统编程的具体实施方法为：在字线WL上施加字线编程电压Vwl0，在位线BL上施加位线编程电压Vbl0。源线SL和衬底线SUBL接地。对NORflash存储单元的编程是通过使用沟道热电子注入（ChannelHotElectronInjection）的方式将源极(source)的电子注入到浮栅(floatinggate)当中，从而导致NORFlash存储单元的阈值电压Vth0增加，编程到逻辑“0”，完成测试当中的编程部分。传统擦除的实施方法是：在字线WL上施加字线擦除电压Vwl1；位线BL悬空；在源线SL和衬底线SUBL上施加源线和衬底线擦除电压Vsl1。对NORFlash存储单元的擦除是通过使用F-N隧穿的方式将存储单元浮栅(floatinggate)中的电子“吸”到沟道以及源极端，从而导致存储单元的阈值电压Vth1减小，擦除到“1”，完成测试当中的擦除部分。
技术实现思路
针对现有技术中的非易失性存储器进行测试时耗费时间较多的缺陷，提供一种节约时间、提高效率的用于非易失性存储器测试的装置及方法。本专利技术解决技术问题采用的技术方案：提供一种用于非易失性存储器测试的装置，包括：用于驱动待处理的非易失性存储器执行编程操作的编程驱动模块，用于驱动所述非易失性存储器执行擦除操作的擦除驱动模块，用于输入时钟信号的时钟输入模块，用于根据所述时钟输入模块输入的时钟信号控制所述编程驱动模块对所述非易失性存储器执行预定时长的编程操作编程控制模块，以及用于根据所述时钟输入模块输入的时钟信号控制所述擦除驱动模块对所述非易失性存储器执行预定时长的擦除操作的擦除控制模块。本专利技术提供了一种用于非易失性存储器测试的装置，包括：用于驱动所述非易失性存储器执行编程操作的编程驱动模块，用于驱动所述非易失性存储器执行擦除操作的擦除驱动模块，用于输入时钟信号的时钟输入模块，用于检测所述非易失性存储器的位线编程电流的电流检测模块，用于将所述电流检测模块检测的电流值与所述预先设定的阈值进行比较并根据比较的结果输出一个触发信号的比较器模块，用于根据所述触发信号控制所述编程驱动模块对所述非易失性存储器执行预定时长的编程操作的编程控制模块，以及用于根据所述时钟输入模块输入的时钟信号控制所述擦除驱动模块对所述非易失性存储器执行预定时长的擦除操作的擦除控制模块。优选地，所述比较器模块为电压比较器，所述用于非易失性存储器测试的装置还包括用于将电流信号转换成电压信号的转换模块，所述转换模块通信连接在所述电流检测模块和所述比较器模块之间。本专利技术提供了一种用于非易失性存储器测试的方法，所述非易失性存储器进行一次完全编程和完全擦除的时间分别为T1和T2，包括如下步骤：S1：对所述非易失性存储器进行时长为t1的编程操作，其中t1小于T1；S2：对所述非易失性存储器进行时长为t2的擦除操作，其中t2小于T2；S3：依次交替重复执行所述编程操作和所述擦除操作预定次数。优选地，所述步骤S1进一步为：输入第一时钟信号，根据所述第一时钟信号对所述非易失性存储器进行时长为t1的编程操作，其中t1小于T1。优选地，所述步骤S1包括以下步骤：S1.1：设定预定时长t1，其中t1小于T1；S1.2：根据t1对应设置所述非易失性存储器的位线编程电流的阈值；S1.3：检测所述位线编程电流的大小，当所述位线编程电流达到所述阈值时，停止对所述非易失性存储器的编程操作。优选地，所述步骤S2进一步为：输入第二时钟信号，根据所述第二时钟信号对所述非易失性存储器进行时长为t2的编程操作，其中t2小于T2。优选地，在驱动所述非易失性存储器进行编程操作时，提高编程驱动电压。本专利技术提供的用于非易失性存储器测试的装置及方法相对于现有技术具有以下有益效果：对非易失性存储器进行预定时间的擦除操作和编程操作，将编程操作的时间和擦除操作的时间降低到进行一次完全编程操作的时间和完全擦除操作的时间以内，以降低每次编程操作的时间和每次擦除操作的时间，使得在执行预定次数的编程操作和编程操作的时间大大降低，具有节约时间、提高效率的有益效果。附图说明下面将结合附图及实施例对本专利技术作进一步说明，附图中：图1是本专利技术第一实施例中的用于非易失性存储器测试的装置的原理框图；图2是本专利技术第二实施例中的用于非易失性存储器测试的装置的原理框图；图3是本专利技术提供的一种用于非易失性存储器测试的方法的流程框图；图4是图1所示实施例中的非易失性存储器测试的装置的更具体的原理框图；图5是图4中S0时钟信号和S1时钟信号的一种波形图；图6是对非易失性存储器执行编程操作时，注入浮栅的电荷数目以及非易失性存储器的阈值电压在不同编程电压下对应时间的变化的对比图；图7是对非易失性存储器执行编程操作时，从浮栅吸出的电荷数目以及非易失性存储器的阈值电压在不同擦除电压下对应时间的变化的对比图。具体实施方式图1示出了本专利技术第一实施例中的一种用于非易失性存储器测试的装置，包括编程控制模块10、时钟输入模块20、擦除控制模块30、编程驱动模块40、擦除驱动模块50。时钟输入模块20分别与编程控制模块10以及擦除控制模块30通信连接，编程控制模块10与编程驱动模块40通信连接，擦除控制模块30与擦除驱动模块50通信连接。编程驱动模块40和擦除驱动模块50分别与待处理的非易失性存储器60连接。其中，编程驱动模块40用于驱动非易失性存储器60执行编程操作。擦除驱动模块50用于驱动非易失性存储器60执行擦除操作。编程驱动模块40和擦除驱动模块50均采用常见驱动电路制成。时钟输入模块20用于分别输入第一时钟信号和第二时钟信号到编程控制模块10以及擦除控制模块30。时钟输入模块20可以为时钟接口，该时钟接口用于与非易失性存储器60的计时器连接以分别输入第一时钟信号和第二时钟信号到编程控制模块10以及擦除控制模块30。该时钟输入模块20还可以为计时器，该计时器直接为编程控制模块10以及擦除控制模块30提供时第一钟信号和第二时钟信号。该第一时钟信号和第二时钟信号为预先设置的，其使得非易失性存储器60依次交替执行本文档来自技高网...

【技术保护点】
一种用于非易失性存储器测试的装置，其特征在于，包括：用于驱动待处理的非易失性存储器（60）执行编程操作的编程驱动模块（40），用于驱动所述非易失性存储器（60）执行擦除操作的擦除驱动模块（50），用于输入时钟信号的时钟输入模块（20），用于根据所述时钟输入模块（20）输入的时钟信号控制所述编程驱动模块（40）对所述非易失性存储器（60）执行预定时长的编程操作编程控制模块（10），以及用于根据所述时钟输入模块（20）输入的时钟信号控制所述擦除驱动模块（50）对所述非易失性存储器（60）执行预定时长的擦除操作的擦除控制模块（30）。

【技术特征摘要】
1.一种用于非易失性存储器测试的装置，其特征在于，包括：用于驱动待处理的非易失性存储器(60)执行编程操作的编程驱动模块(40)，用于驱动所述非易失性存储器(60)执行擦除操作的擦除驱动模块(50)，用于输入时钟信号的时钟输入模块(20)，用于根据所述时钟输入模块(20)输入的时钟信号控制所述编程驱动模块(40)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全编程的时间预定时长的编程操作的编程控制模块(10)，以及用于根据所述时钟输入模块(20)输入的时钟信号控制所述擦除驱动模块(50)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全擦除的时间的预定时长的擦除操作的擦除控制模块(30)；其中，所述编程操作和所述擦除操作依次交替重复执行预定次数，且编程和擦除操作中每次进入浮栅的电子总数和吸出浮栅的电子总数相等；其中，编程驱动模块(40)和擦除驱动模块(50)均采用外部可调电源进行供电，以获得较高的驱动电压。2.一种用于非易失性存储器测试的装置，其特征在于，包括：用于驱动所述非易失性存储器(60)执行编程操作的编程驱动模块(40)，用于驱动所述非易失性存储器(60)执行擦除操作的擦除驱动模块(50)，用于输入时钟信号的时钟输入模块(20)，用于检测所述非易失性存储器(60)的位线编程电流的电流检测模块(70)，用于将所述电流检测模块(70)检测的电流值与预先设定的阈值进行比较并根据比较的结果输出一个触发信号的比较器模块(90)，用于根据所述触发信号控制所述编程驱动模块(40)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全编程的时间预定时长的编程操作的编程控制模块(10)，以及用于根据所述时钟输入模块(20)输入的时钟信号控制所述擦除驱动模块(50)对所述非易失性存储器(60)执行小于非易失性存储器进行一次完全擦除的时间的预定时长的擦除操作的擦除控制模块(30)；其中，所述编程操作和所述擦除操作依次交替重复执行预定次数，且编程和擦除操作中每次进入浮栅的电子总数和...

【专利技术属性】
技术研发人员：温靖康，刘桂云，许如柏，
申请(专利权)人：辉芒微电子深圳有限公司，
类型：发明
国别省市：