本发明专利技术提供一种驱动芯片，本发明专利技术驱动芯片有两个驱动输出端口，因此可以对达林顿管进行驱动，而通过使用达林顿管作为功率开关，在基本不增大功率开关面积和成本的前提下，极大地降低了功率开关的基极驱动电流，从而降低了驱动芯片的功率损耗，减少了驱动芯片温升，大幅度提高了驱动芯片的驱动功率上限，并可相应减少供电电容，节省了系统成本。节省了系统成本。节省了系统成本。
【技术实现步骤摘要】
驱动芯片
[0001]本专利技术涉及电源开关
，尤其涉及一种驱动芯片。
技术介绍
[0002]传统的驱动芯片只有一个驱动输出端口，只能对单个NPN三极管进行驱动，因此越来越多的驱动器或者适配器开始使用NPN三极管作为功率开关。但是在采用NPN三极管作为功率开关时，需要驱动芯片为NPN三极管提供较大的基极电流，由此引起的功率损耗很大，并且导致驱动芯片发热严重。而且，当需要的基极电流较大时，需要配置很大的供电电容以维持驱动芯片工作时的供电电压，这会影响起机速度，同时也增大了系统成本。
技术实现思路
[0003]为了解决现有技术中存在的传统的驱动芯片只有一个驱动输出技术问题，本专利技术提供一种驱动芯片，包括：电压采样单元(21)、第一比较器(22)、脉冲频率调制单元(23)、逻辑和驱动单元(24)、电流源(25)、延时单元(26)、第二比较器(27)、第三比较器(28)；第一比较器(22)用于将电压采样单元(21)采集到的输出电压信息与第一参考电压进行比较，并将比较结果发生至脉冲频率调制单元(23)；脉冲频率调制单元(23)，用于根据比较结果发送对应的脉冲频率调制信号给逻辑和驱动单元(24)；逻辑和驱动单元(24)，用于根据接收到的脉冲频率调制信号分别驱动第一、第二和第三MOS管(M1、M2、M3)的导通状态，其中，逻辑和驱动单元(24)与第三MOS管(M3)栅极之间连接有延时单元(26)，以确保第二MOS管(M2)先于第三MOS管(M3)关断；第二、第三比较器(27、28)分别用于将正相输入端输入的电压与负相输入端设置的参考电压比较，当输入的电压大于参考电压时，通过逻辑和驱动单元(24)向第一MOS管(M1)发关断电流源(25)的信号；第一、第二MOS管(M1、M2)的漏极相连，并引出第一驱动输出端口Base1，第三MOS管(M3)的漏极引出第二驱动输出端口Base2。
[0004]可选的，所述驱动芯片用于对达林顿管(3)进行控制，所述达林顿管(3)用作充电器或适配器的功率开关，所述达林顿管(3)包括：第一NPN三极管(31)和第二NPN三极管(32)，第一NPN三极管(31)的发射极与第二NPN三极管(32)的基极连接，第一NPN三极管(31)的集电极与第二NPN三极管(32)的集电极连接；第一NPN三极管(31)的基极与第一驱动输出端口Base1连接；第二NPN三极管(32)的基极与第二驱动输出端口Base2连接。
[0005]可选的，第二NPN三极管(32)的发射极与电流检测电阻(Rcs)的一端连接，电流检测电阻(Rcs)另一端接地；第二比较器(27)的正相输入端分别与第三比较器(28)的正相输入端、电流检测电阻(Rcs)、第二NPN三极管(32)的发射极连接，第二比较器(27)的负相输入端接入预设的第二参考电压，第二比较器(27)的输出端与逻辑和驱动单元(24)连接；第三比较器(28)的负相输入端接入预设的第三参考电压，第三比较器(28)的输出端与逻辑和驱动单元(24)连接。
[0006]可选的，第二参考电压/第三参考电压的比值范围为50％～100％。
[0007]可选的，延时单元(26)的延时时长为0～100纳秒。
[0008]可选的，所述达林顿管用于驱动变压器(4)，变压器(4)的输入绕组(NP)的一端与交流电源连接，输入绕组(NP)的另一端与第一NPN三极管(31)的集电极和第二NPN三极管(32)的集电极连接；变压器(4)的输出绕组(NS)两端经过整流二极管与负载连接；变压器(4)的辅助绕组(NA)的一端与分压电路(1)连接，另一端接地。
[0009]可选的，分压电路(1)包括：第一反馈电阻(Rfb1)和第二反馈电阻(Rfb2)；第一反馈电阻(Rfb1)的一端与变压器(4)的辅助绕组(NA)的一端连接，另一端分别与电压采样单元(21)和第二反馈电阻(Rfb2)的一端连接；第二反馈电阻(Rfb2)的另一端接地。
[0010]可选的，驱动芯片还包括：低电压锁定单元(29)，其与供电引脚(VCC)连接，用于在控制电路(2)的工作电压低于预设电压时保护控制电路(2)。
[0011]本专利技术提出的驱动芯片有两个驱动输出端口，因此可以对达林顿管进行驱动，从而可使用达林顿管作为充电器或适配器的功率开关，在基本不增大功率开关面积和成本的前提下，极大地降低了功率开关的基极驱动电流，从而降低了驱动芯片的功率损耗，减少了驱动芯片温升，大幅度提高了驱动芯片的驱动功率上限，并可相应减少供电电容，节省了系统成本。
附图说明
[0012]图1为常用的驱动器或适配器的驱动芯片的电路图；
[0013]图2为本专利技术驱动芯片一实施例的电路图；
[0014]图3为单级NPN(型号为HW170)和达林顿管(型号为072+170)的典型I-V曲线对比图；
[0015]图4为一实施例中单级NPN三极管(型号为HW170)和达林顿管(型号为072+170)的效率曲线对比图；
[0016]图5为另一实施例中单级NPN三极管(型号为HW170)和达林顿管(型号为072+170)的效率曲线对比图；
[0017]图6为本专利技术驱动芯片一实施例的波形示意图。
[0018]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0019]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0020]参照图1，图1为常用的驱动器或适配器的驱动芯片的电路图。由于NPN三极管的成本优势，且如图1所示，传统的驱动芯片只有一个驱动输出端口，只能对单个NPN三极管进行驱动，因此越来越多的驱动器或者适配器开始使用NPN三极管作为功率开关。但是在采用NPN三极管作为功率开关时，需要驱动芯片为NPN三极管提供较大的基极电流Ibase，由此引起的功率损耗很大，导致芯片发热严重。以5V-2.4A方案为例，一般需要Ipk＝750mA，考虑到beta＝12左右，因此Ibase需要高达60～65mA，如果VCC＝10V，恶劣条件下，NPN三极管Q1的导通时间达到整个周期的1/2，因此VCC功率损耗的功率为：P
VCC
＝1/2*V
CC
*I
base
＝0.325W；对于SOP8封装，其热阻为150℃/W，因此由基极电流引起的温升为：Trise＝Pvcc*150＝49℃，这将极大地限制芯片的驱动功率范围；同时，由于基极电流Ibase比较大，需要较大的VCC电容以维持工作时的VCC电压，这会影响起机速度，同时也增大了系统成本。
[0021]参照图2，图2为本专利技术驱动芯片一实施例的电路图。如图2所示，一实施例中，驱动芯片(2)，包括：
[0022]电压采样单元(21)、第一比较器(22)、脉冲频率调制单元(23)、逻辑和驱动单元(24)、电流源(25)、延时单元(26)、第二比较器(27)、第三比较器(28)；
[0023]第一比较器(22)本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种驱动芯片，其特征在于，包括：电压采样单元(21)、第一比较器(22)、脉冲频率调制单元(23)、逻辑和驱动单元(24)、电流源(25)、延时单元(26)、第二比较器(27)、第三比较器(28)；第一比较器(22)用于将电压采样单元(21)采集到的输出电压信息与第一参考电压进行比较，并将比较结果发生至脉冲频率调制单元(23)；脉冲频率调制单元(23)，用于根据比较结果发送对应的脉冲频率调制信号给逻辑和驱动单元(24)；逻辑和驱动单元(24)，用于根据接收到的脉冲频率调制信号分别驱动第一、第二和第三MOS管(M1、M2、M3)的导通状态，其中，逻辑和驱动单元(24)与第三MOS管(M3)栅极之间连接有延时单元(26)，以确保第二MOS管(M2)先于第三MOS管(M3)关断；第二、第三比较器(27、28)分别用于将正相输入端输入的电压与负相输入端设置的参考电压比较，当输入的电压大于参考电压时，通过逻辑和驱动单元(24)向第一MOS管(M1)发关断电流源(25)的信号；第一、第二MOS管(M1、M2)的漏极相连，并引出第一驱动输出端口Base1，第三MOS管(M3)的漏极引出第二驱动输出端口Base2。2.如权利要求1所述的驱动芯片，其特征在于，所述驱动芯片用于对达林顿管(3)进行控制，所述达林顿管(3)用作充电器或适配器的功率开关，所述达林顿管(3)包括：第一NPN三极管(31)和第二NPN三极管(32)，第一NPN三极管(31)的发射极与第二NPN三极管(32)的基极连接，第一NPN三极管(31)的集电极与第二NPN三极管(32)的集电极连接；第一NPN三极管(31)的基极与第一驱动输出端口Base1连接；第二NPN三极管(32)的基极与第二驱动输出端口Base2连接。3.如权利要求2所述的...
【专利技术属性】
技术研发人员：黄裕泉，许如柏，
申请(专利权)人：辉芒微电子深圳有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。