本发明专利技术涉及一种分立式集成电路芯片自动耐力测试装置及其测试方法，该测试装置包括总控板和驱动板，总控板控制驱动板对待测芯片进行耐力测试，其中，总控板包含供电单元、总控制单元、主控单元、时钟单元、复位单元和通信插针模块；驱动板包含通信控制单元、测试单元和固定连接孔；通信控制单元中，信号分线模块，用于把接收到的驱动板的信号放大并分别发送至各个待测芯片；拨码控制模块，用于选择测试电压和开关；通信插针模块，分别安装于总控板和驱动板上，用于把驱动板的信号传送至驱动板；该测试装置及其测试方法，无需使用自动测试仪或者电脑/读卡器，就能对芯片存储器完成耐力循环考核测试，具有节约成本和高效的特点。
【技术实现步骤摘要】
本专利技术涉及集成电路存储器测试、存储器可靠性考核领域，特别是分立式集成电路芯片自动耐力测试装置和其测试方法。
技术介绍
随着集成电路集成度的不断增加、集成电路应用领域的不断扩展、集成电路功能的更加多样化，集成电路芯片的可靠性测试越来越受到重视，集成电路设计公司在可靠性考核测试上的技术更新与成本也越来越受到重视；集成电路耐力考核是考核存储器可实现的总擦写次数，是集成电路存储器可靠性考核的最重要指标之一，所以存储器的耐力考核测试是所有独立存储器颗粒产品、S0C产品的必须考核项目及例检项目。现有技术中，集成电路耐力可靠性考核测试较多采用以下方式:圆片级耐力可靠性测试采用了探针卡扎针，使用自动测试仪通过测试接口循环擦写存储器的方式进行耐力测试，而成品的存储器颗粒和S0C产品基本都是通过电脑、读卡器等设备进行循环擦写存储器的方式进行存储器的耐力可靠性考核测试或者例检考核测试；这种方式需要自动测试仪或者电脑/读卡器发送擦写指令到存储器颗粒的控制端或者S0C的CPU端，然后控制端或者CPU再对存储器区域进行循环的擦写，从流程中可以看到，指令发送、接收过程会耗费大部分的测试时间，使得耐力测试的效率下降。
技术实现思路
针对上述现有技术中存在的不足，本专利技术的目的是提供一种分立式集成电路芯片自动耐力测试装置及其测试方法，无需使用自动测试仪或者电脑/读卡器，就能对芯片存储器完成耐力循环考核测试，具有节约成本和高效的特点。为了达到上述专利技术目的，本专利技术的技术方案以如下方式实现: 一种分立式存储器自动耐力测试装置，包括总控板和驱动板，总控板控制驱动板对待测芯片进行耐力测试，其中，总控板包含供电单元、总控制单元、主控单元、时钟单元、复位单元和通信插针模块；驱动板包含通信控制单元、测试单元和固定连接孔；其中，通信控制单元包含信号分线模块、拨码控制模块和通信插针模块；信号分线模块，用于把接收到的驱动板的信号放大并分别发送至各个待测芯片；拨码控制模块，用于选择测试电压和开关；通信插针模块，分别安装于总控板和驱动板上，用于把驱动板的信号传送至驱动板。优选地，测试单元包括测试指示灯和测试接口座；其中，测试指示灯，用于标识测试过程中的实时状态；测试接口座，用于固定驱动板并与其余驱动板部件连接在一起。—种分立式存储器自动耐力测试装置的测试方法，该方法的具体操作步骤如下: 1)下载自动耐力测试程序到主控单元中； 2)将待测芯片放置到重复测试接口座上； 3)驱动板的拨码控制模块根据本驱动板是否要进行耐力测试拨至开(测试)或者关(不测试)位置； 4)供电单元连接直流电源，配置总控制单元选择测试所用电压； 5)开启直流电源，总控制单元启动，给总控板上电，并通过通信插针模块给驱动板上电； 6)复位模块发出复位信号，通过通信插针模块和信号分线模块发送给各个待测芯片，同时，时钟单元发送时钟信号，通过通信插针模块和信号分线模块发送给各个待测芯片； 7)待测芯片接收到复位信号和时钟信号后，复位单元发出信号进行芯片复位； 8)主控单元进入自动耐力测试流程，按照设定的自动耐力测试程序等待某一设定的时间，主控单元发送存储器擦写指令，并与时钟单元发出的时钟信号和供电单元发出的电源信号通过通信插针模块一同传送至驱动板； 9)驱动板从通信插针模块接收到的指令信号通过信号分线模块发送至各个待测芯片，对待测芯片进行擦写并原路返回测试结果给主控单元，并同时通过测试指示灯实时显示耐力测试的状态； 10)主控单元自动进行耐力结果校验并记录到存储器，自动记录耐力测试循环次数； 11)当达到设定的耐力循环次数时，主控单元停止耐力测试，跳出耐力测试循环； 12)根据测试指示灯的闪烁情况，判断芯片耐力全部通过或者其他问题，也可以读取主控单元存储器中的耐力测试结果进行判断； 13)根据耐力测试结果，判断芯片的耐力筛选测试或者可靠性耐力测试通过或者失败。本专利技术由于采用了上述结构，比现有技术的优点在于: 1)使用总控板的单片机对待测芯片进行耐力测试，无需使用外部的自动测试仪，节约了成本； 2)芯片测试结果通过单片机进行校验并记录结果，省去了与电脑/测试仪的通信时间并且可以做到实时校验，节约了时间成本并且能对测试全程进行监控； 3)控制拨码开关可以选择测试电压和开关，从而实现耐力电压可调，灵活性较高； 4)由状态显示灯的闪烁频率表明不同的测试结果，实时监控到芯片耐力过程中的状态，测试结果一目了然； 5)还可以测试纯的存储器颗粒。下面结合附图和【具体实施方式】对本专利技术作进一步说明。【附图说明】图1为本专利技术的电路示意图。图2为本专利技术实施例中的自动耐力测试装置的总控板正面示意图。图3为本专利技术实施例中的自动耐力测试装置的驱动版正面示意图。图4为本专利技术实施例中的自动耐力测试装置的测试方法流程图。【具体实施方式】参看图1、图2和图3，本专利技术分立式集成电路芯片自动耐力测试装置，包括一个耐力测试的总控板和驱动板，总控板包含电源10、总控制单元20、主控单元30、时钟单元40、复位单元50和通信插针模块73 ;驱动板包含通信控制单元70、测试单元60和固定连接孔80 ;其中，电源10用于供电，拨码控制开关20用于选择测试电压及开关测试总控板电源，单片机30用来存储测试OS及记录测试结果作为整个耐力测试的主控芯片，时钟单元40用来给整个测试提供时钟信号，复位单元50用来上电发出复位信号，通信插针模块73用来把驱动板的信号传送至驱动板；驱动板包含通信插针模块73用来接收驱动板的信号，信号分线模块71用来把接收到的驱动板的信号放大并分别发送至各个待测芯片，拨码控制开关72用来控制驱动板的开关，测试接口单元62可以根据待测芯片的形态连接不同的测试座，测试指示灯61用来标识测试过程中的实时状态，驱动板连接孔80用来固定驱动板并与其余驱动板部件连接在一起。参看图当前第1页1 2 本文档来自技高网...
【技术保护点】
一种分立式存储器自动耐力测试装置，其特征在于，它包括总控板和驱动板，总控板控制驱动板对待测芯片进行耐力测试，其中，总控板包含供电单元（10）、总控制单元（20）、主控单元（30）、时钟单元（40）、复位单元（50）和通信插针模块（73）； 驱动板包含通信控制单元（70）、测试单元（60）和固定连接孔（80）；其中，通信控制单元，包含信号分线模块（71），用于把接收到的驱动板的信号放大并分别发送至各个待测芯片；拨码控制模块（72），用于选择测试电压和开关；通信插针模块（73），分别安装于总控板和驱动板上，用于把驱动板的信号传送至驱动板。
【技术特征摘要】
【专利技术属性】
技术研发人员：肖金磊，刘静，欧阳睿，解辰，
申请(专利权)人：北京同方微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。