一种存储器读取速度测量电路制造技术

本发明专利技术提供一种存储器读出速度测量电路，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据。本发明专利技术在存储器内部增加一个二路选择器来控制存储器读出数据锁器，不仅实现保留原有的正常读取操作，还增加读取速度测试模式，仅通过调整存储器输入的读取时钟占空比就可以准确测量存储器的读取速度，而不受到芯片内部数据传输延时的干扰，能够精确、简单方便、低成本地实现存储器的读取速度的直接测量。

A Memory Reading Speed Measurement Circuit

【技术实现步骤摘要】
一种存储器读取速度测量电路
本专利技术涉及集成电路存储器设计
，尤其涉及一种存储器读取速度测量电路。
技术介绍
存储器是电子设备重要部件，特别是嵌入式存储器可以集成到SOC芯片系统中，可以有效的提高芯片的存储性能，已经广泛应用于各种电子设备中。存储器负责存储电子设备所需要的各种数据，其读取操作的速度对于整个电子设备系统的运行速度有着重要的影响，因此存储器的读取速度为衡量存储器性能的一个关键指标，其准确测量也就显得尤为重要。对于SOC芯片，由于成本的限制，不会将其内部的嵌入式存储器的数据输出端口接到芯片管教，这也就意味着存储器的读取功能的速度无法直接测量出来。通常测量方法为：通过不断调整存储器读取操作的时钟周期，存储器数据能够准确读出的临界时钟周期就作为存储器的读取速度。参见图1，SOC芯片的读取时钟控制存储器进行一次读取操作，所读出的数据经过一定的传输路径送到存储器外的寄存器，在下一个读取时钟周期来临时，控制寄存器锁存住当前周期存储器所读出的数据，寄存器中锁存住的数据就可以提供给SOC芯片内其他模块使用。在测量存储器读取操作速度时，通过不断缩短读取时钟周期，对比寄存器中所锁存住的数据与存储器中所存的数据，在一个临界的读取时钟周期，寄存器中所锁存住的数据会与存储器中所存的数据不同，即读取错误，这个临界的读取时钟周期就认为是存储器的读取速度。但是这种方法所测量出来的读取时间也包括了存储器之外的数据传输路径的延时，即这只是一种间接测量方法，其测量的读取速度不准确，无法用于精确衡量存储器的性能。
技术实现思路
针对上述现有技术中存在的不足，本专利技术的目的是提出一种存储器读取速度测量电路，通过在存储器内部增加锁存器，由控制信号控制锁存器锁存住存储器所读取的数据，锁存器中锁存的数据再送到存储器外进行判断是否正确，通过调整锁存器的控制信号的脉冲宽度，找到存储器读取错误的临界读取时间，且不包括存储器外的传输路径延时，即准确的存储器读取速度。为了达到上述技术目的，本专利技术所采用的技术方案是：一种存储器读出速度测量电路，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据；存储器读取操作时，二路选择器选择内部定时信号来控制锁存器，读取速度测试模式开关信号设置为0，即锁存器控制信号等于内部定时信号，读取时钟的上升沿触发读取操作电路读取存储数据，内部定时信号在等待足够时间后，读取操作电路读出存储数据，内部定时信号产生一低电平脉冲，下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作；存储器读取速度测试操作时，二路选择器选择读取时钟来控制锁存器，读取速度测试模式开关信号设置为1，即锁存器控制信号等于读取时钟，读取时钟的上升沿触发读取操作电路读取存储数据，读取时钟的下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作。优选地，所述锁存器受外部输入的同步时钟控制，同步时钟与读取时钟保持同步，且同步时钟的下降沿与读取时钟的上升沿有一定的延时；存储器读取操作时或者存储器读取速度测试操作时，读取时钟的上升沿触发读取操作电路读取存储数据，同步时钟的下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作。本专利技术由于采用了上述二路选择器内置读取速度测试模式开关信号、读取时钟和内部定时信号，所获得的有益效果是，由存储器读出数据的锁存器的控制信号在正常的读取操作及读取速度测试操作两种操作的切换方式，并在读取速度测试操作时分别利用同一读取时钟来的上升沿和下降沿，分别控制读取操作电路和锁存器，通过调整读取时钟的占空比来逼近测量存储器的读取速度。同时，本专利技术在存储器内部仅增加一个二路选择器来控制存储器读出数据锁器，本专利技术不仅实现保留原有的正常读取操作，还增加读取速度测试模式，仅通过调整存储器输入的读取时钟占空比就可以准确测量存储器的读取速度，而不受到芯片内部数据传输延时的干扰，能够精确、简单方便、低成本地实现存储器的读取速度的直接测量。下面结合附图和具体实施方式对本专利技术做进一步说明。附图说明图1是现有的嵌入式存储器读取速度测量装置结构图。图2是本专利技术具体实施之一的存储器读出速度测量电路结构图。图3是本专利技术具体实施之一的存储器读出速度测量电路读取操作时序图。图4是本专利技术具体实施之一的存储器读出速度测量电路读取速度测试操作时序图。图5是本专利技术具体实施之二的存储器读出速度测量电路结构图。图6是本专利技术具体实施之二的存储器读出速度测量电路读取速度测试操作时序图。具体实施方式参见图2所示，为本专利技术具体实施之一的存储器读出速度测量电路结构图。该存储器读出速度测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器23连接并控制锁存器22，二路选择器23内置内部定时信号INNER_CLK、读取时钟READ_CLK和读取速度测试模式开关信号Taa_test_en，读取操作电路21读取存储器中的存储数据DOUT_READ，并将所读取的存储数据DOUT_READ传送给锁存器22，锁存器22锁存保持住所读取的存储数据DOUT_READ。本专利技术的二路选择器23来控制锁存器22；当正常的读取操作时，二路选择器23选择内部定时信号INNER_CLK来控制锁存器22；当读取速度测试操作时，二路选择器23选择读取时钟READ_CLK来控制锁存器22；而二路选择器25则由读取速度测试模式开关信号Taa_test_en来控制，即当读取速度测试模式开关信号Taa_test_en设置为0时，存储器处在正常的读取操作，二路选择器23选择内部定时信号INNER_CLK；读取速度测试模式开关信号Taa_test_en设置为1时，存储器处在读取速度测试操作，二路选择器23选择读取时钟READ_CLK。如图3所示，本专利技术具体实施之一的存储器读出速度测量电路读取速度测试操作时序图。此时，读取速度测试模式开关信号Taa_test_en设置为0，即锁存器22控制信号LATCH_CLK等于内部定时信号INNER_CLK；读取时钟READ_CLK的上升沿触发读取操作电路21读取存储数据DOUT_READ，内部定时信号INNER_CLK在等待足够时间后，保证读取操作电路21能够正确读出存储数据DOUT_READ，内部定时信号INNER_CLK产生一个低电平脉冲，下降沿触发锁存器22所锁存读取操作电路21所读出的存储数据DOUT_READ，并输出DOUT到存储器之外，这样完成一个完整的存储器读操作。如图4所示，为本专利技术具体实施之一的存储器读出速度测量电路读取速度测试操作时序图。此时，读取速度测试模式开关信号Taa_test_en设置为1，即锁存器22控制信号LATCH_CLK等于读取时钟READ_CLK。同正常的读取操作相同，读取时钟READ_CLK的上升沿触发读取操作电路21读取存储数据DOUT_READ，读取时钟READ_CLK的下降沿触发锁存器22所锁存的存储数据DOUT_READ，并输出DOUT到存储器之外，本文档来自技高网...

【技术保护点】
1.一种存储器读出速度测量电路，其特征在于，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据；存储器读取操作时，二路选择器选择内部定时信号来控制锁存器，读取速度测试模式开关信号设置为0，即锁存器控制信号等于内部定时信号，读取时钟的上升沿触发读取操作电路读取存储数据，内部定时信号在等待足够时间后，读取操作电路读出存储数据，内部定时信号产生一低电平脉冲，下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作；存储器读取速度测试操作时，二路选择器选择读取时钟来控制锁存器，读取速度测试模式开关信号设置为1，即锁存器控制信号等于读取时钟，读取时钟的上升沿触发读取操作电路读取存储数据，读取时钟的下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作。

【技术特征摘要】
1.一种存储器读出速度测量电路，其特征在于，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据；存储器读取操作时，二路选择器选择内部定时信号来控制锁存器，读取速度测试模式开关信号设置为0，即锁存器控制信号等于内部定时信号，读取时钟的上升沿触发读取操作电路读取存储数据，内部定时信号在等待足够时间后，读取操作电路读出存储数据，内部定时信号产生一低电平脉冲，下降沿触发锁存器所锁存的存储数据，并输出到存储...

【专利技术属性】
技术研发人员：唐明，马继荣，
申请(专利权)人：北京同方微电子有限公司，
类型：发明
国别省市：北京,11