存储器电路及其测试方法技术

本发明专利技术提供一种存储器电路及其测试方法。存储器电路包括多级非易失性存储器装置。第N级非易失性存储器装置包括逻辑存储器电路、非易失性存储元件、写电路以及读电路。逻辑存储器电路在正常模式中透过资料输入端接收外部资料并且在测试模式中透过测试输入端接收测试资料。写电路在写期间将测试资料或外部资料写入非易失性存储元件。读电路在读期间将储存于非易失性存储元件的经储存资料传送到逻辑存储器电路的输出端。

【技术实现步骤摘要】
存储器电路及其测试方法
本专利技术是有关于一种存储器电路及其测试方法。
技术介绍
自动测试图样产生(automatictestpatterngenerated，ATPG)测试电路是用以对组合逻辑电路提供测试资料，以对组合逻辑电路作进行测试。以往针对组合逻辑电路的功能测试中，传统逻辑存储器电路的功耗十分可观。有鉴于此，可将ATPG测试电路中加入非易失性存储器(non-volatilememory，NVM)，以试图达到低功耗的效果。此外，如果对测试电路中的非易失性存储器进行测试，则需要再增加额外的测试电路，来达到可以测试非易失性存储器是否正常操作的功能。
技术实现思路
本专利技术提供一种存储器电路及其测试方法，可以不需要增加外部电路的情况下，来检查存储器电路内部的非易失性存储元件。本专利技术的存储器电路包括多级非易失性存储器装置，多级非易失性存储器装置串联耦接。第N级非易失性存储器装置包括逻辑存储器电路、非易失性存储元件、写电路以及读电路。逻辑存储器电路在正常模式中透过资料输入端接收外部资料并且在测试模式中透过测试输入端接收测试资料。写电路在写期间将测试资料或外部资料写入非易失性存储元件。读本文档来自技高网...

【技术保护点】
1.一种存储器电路，其特征在于，包括：M级非易失性存储器装置，所述M级非易失性存储器装置串联耦接，其中，一第N级非易失性存储器装置包括：一逻辑存储器电路，在一正常模式中透过一资料输入端接收一外部资料并且在一测试模式中透过一测试输入端接收一测试资料；一非易失性存储元件；一写电路，在一写期间将所述测试资料或所述外部资料写入所述非易失性存储元件；以及一读电路，在一读期间将储存于所述非易失性存储元件的一经储存资料传送到所述逻辑存储器电路的输出端，其中M为大于2的正整数，N为大于1的正整数，且M大于等于N。

【技术特征摘要】
2017.12.21 TW 1061451491.一种存储器电路，其特征在于，包括：M级非易失性存储器装置，所述M级非易失性存储器装置串联耦接，其中，一第N级非易失性存储器装置包括：一逻辑存储器电路，在一正常模式中透过一资料输入端接收一外部资料并且在一测试模式中透过一测试输入端接收一测试资料；一非易失性存储元件；一写电路，在一写期间将所述测试资料或所述外部资料写入所述非易失性存储元件；以及一读电路，在一读期间将储存于所述非易失性存储元件的一经储存资料传送到所述逻辑存储器电路的输出端，其中M为大于2的正整数，N为大于1的正整数，且M大于等于N。2.根据权利要求1所述的存储器电路，其特征在于，在所述读期间，储存于所述非易失性存储元件的资料透过所述逻辑存储器电路的输出端传送到一第N+1级非易失性存储器装置的测试输入端。3.根据权利要求1所述的存储器电路，其特征在于，所述第N级非易失性存储器装置的所述逻辑存储器电路在所述测试模式中透过所述测试输入端以接收一第N-1级非易失性存储器装置所提供的所述经储存资料，其中N为大于1的自然数。4.根据权利要求1所述的存储器电路，其特征在于，所述逻辑存储器电路包括：一第一输入缓冲器，受控于一时脉信号；一第二输入缓冲器，所述第二输入缓冲器的输入端用以接收所述测试资料，所述第二输入缓冲器的输出端耦接至所述第一输入缓冲器的输出端，所述第二输入缓冲...

【专利技术属性】
技术研发人员：王政治，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71