提高NOR型存储阵列读取速度的方法及装置制造方法及图纸

本发明专利技术公开了一种提高NOR型存储阵列读取速度的方法及装置，包括：将NOR型存储阵列划分为2

【技术实现步骤摘要】
提高NOR型存储阵列读取速度的方法及装置
本专利技术实施例涉及非易失性存储器
，尤其涉及一种提高NOR型存储阵列读取速度的方法及装置。
技术介绍
现有技术中对于NOR型存储阵列读取的时候，通常采取的办法是：现有技术中对于NOR型存储阵列读取的时候，通常采取的办法是：假定芯片内部共有x个读取电路，读取电路的数量为选中位线的数量，x为2的整数次幂，每个读取电路连接一根位线，那么每一次读取操作将会读出x个存储单元的数据，这些数据将会从首地址对应的存储单元开始并按地址不断加1的顺序输出数据，其中首地址为芯片外部送入的地址，每个地址对应的输出数据为8bit；由于数据输出是按照地址顺序输出并且中间不能有间断，就要求在本次读取的x个存储单元的最后8bit数据输出完之前，按照地址加1顺序的下一组x个存储单元的数据要准备好；如果首地址对应的刚好是这组数据的最后一组8bit数据，需要在输出最后一组8bit数据的时候读完下一组x个存储单元的数据，8bit数据输出所用的时钟数固定，那么读取电路读取一次所用的时钟数将由8bit数据输出的时钟数决定。如果用传统的方案单边读取，在第一次读结束后就要立即启动第二次读，在四口地址输入以及在地址输入和数据输出之间插入的虚设时钟数(dummy)比较少的情况，读使能时间只能小于4个时钟周期才能满足第二次读不受影响。
技术实现思路
有鉴于此，本专利技术实施例里提供了一种提高NOR型存储阵列读取速度的方法及装置，通过将NOR型存储阵列分为多个子阵列的方法，每次读取多个存储单元的数据，以缩短读取完选定数量的存储单元，并将这些存储单元的数据全部输出的时间总和。第一方面，本专利技术实施例提供了一种提高NOR型存储阵列读取速度的方法，包括：将所述NOR型存储阵列划分为2n个子阵列；根据所述NOR型存储阵列的位线的条数m，确定与所述位线对应的位线地址标识位，所述位线地址标识位的数量为并且依次编号；根据每一个所述子阵列中选中位线的条数x，确定与所述选中位线对应的位线地址标识位，所述选中位线地址标识位的数量为根据所述选中位线的地址，在所述位线地址标识位中选择出区分子阵列标识位，所述区分子阵列标识位的数量为n；所述位线地址标识位包含所述区分子阵列标识位和所述选中位线地址标识位；若首次读取，根据首地址确定所述选中位线的地址以及选中字线的地址，所述首地址为芯片外部送入的读取地址，根据所述选中位线的地址、所述选中字线的地址、所述位线地址标识位的状态以及所述位线地址标识位中所述区分子阵列标识位的状态，对所述2n个子阵列中的存储单元同时进行读取操作；若并非首次读取，根据当前输出数据对应的存储单元的位线地址和字线地址，输出与当前所述选中字线的地址和当前所述选中位线的地址对应的存储单元对应的数据，并对下一个子阵列的存储单元进行读取操作；所述n为大于或等于1的整数，所述为大于或等于1的整数，所述m大于或等于x。可选的，所述n为1时，将所述NOR型存储阵列划分为2个子阵列，分别为第一子阵列和第二子阵列；所述区分子阵列标识位为1个。可选的，所述若首次读取，根据首地址确定所述选中位线的地址、选中字线的地址，所述首地址为芯片外部送入的读取地址，根据所述选中位线的地址、选中字线的地址、所述位线地址标识位的状态以及所述位线地址标识位中所述区分子阵列标识位的状态，对所述2n个子阵列中的存储单元同时进行读取操作步骤具体包括：若首次读取，所述首地址中从最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址全为1，则对所述第二子阵列中所述选中字线的地址和所述选中位线的地址对应的存储单元进行读取操作，同时读取所述第一子阵列中的存储单元，所述第一子阵列中的存储单元对应的字线为所述第二子阵列中所述选中字线的地址加一之后的地址对应的字线；所述第一子阵列中的存储单元对应的位线为所述位线地址标识位中最高位位线地址标识位到所述区分子阵列标识位包含的位线的地址全为0的位线。可选的，若首次读取，所述首地址中从最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址中包含0，且所述区分子阵列标识位1，则对所述第二子阵列中的存储单元经进行读取，第二子阵列中读取的存储单元对应的所述字线为首地址对应的字线，位线为所述首地址对应的位线；同时读取所述第一子阵列中的存储单元，所述第一子阵列的存储单元对应的字线为所述首地址中字线地址对应的字线，所述第一子阵列中的存储单元对应的位线为所述首地址位线地址标识位中最高位位线地址标识位到所述区分子阵列标识位包含的地址加一之后对应的位线，若所述第二子阵列中的存储单元对应的位线中最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址全为1，则所述第一子阵列中的存储单元对应的字线为所述第二子阵列的存储单元对应的字线地址加一之后对应的字线，否则，所述第一子阵列中的存储单元对应的字线为所述第二子阵列的存储单元对应的字线；所述首地址中从最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址中包含0，且所述区分子阵列标识位0，则对所述第一子阵列中的存储单元进行读取操作，读取第一子阵列中存储单元的字线为所述首地址对应的字线，读取第一子阵列中存储单元的位线为所述首地址对应的位线；同时读取所述第二子阵列中的存储单元所述第一子阵列中的存储单元对应的位线为所述首地址中最高位位线地址标识位到所述区分子阵列标识位包含的位线地址为加一对应的位线地址，所述第二子阵列中的存储单元对应的字线为所述第一子阵列的存储单元对应的字线。可选的，所述若并非首次读取，根据当前输出数据对应的存储单元的位线地址和字线地址，输出与当前所述选中字线的地址和当前所述选中位线的地址对应的存储单元对应的数据，并对下一个子阵列的存储单元进行读取操作步骤具体包括：所述若并非首次读取，根据当前输出数据对应的存储单元的位线地址和字线地址，输出与当前所述选中字线的地址和当前所述选中位线的地址对应的存储单元对应的数据；并对下一个子阵列的存储单元进行读取操作，所述当前输出数据对应的存储单元的位线地址中从最高位位线地址标识位到所述区分子阵列标识位包含的位线地址中包含0，且所述区分子阵列标识位1，若当前输出数据对应的存储单元的位线中最高位位线地址标识位到所述区分子阵列标识位包含的位线的地址全为1，所述下一个子阵列的存储单元对应的位线为所述当前输出数据对应的存储单元的位线地址中最高位位线地址标识位到所述区分子阵列标识位包含的位线地址加一对应的位线地址，则所述下一个子阵列中的存储单元对应的字线为所述当前输出数据对应的存储单元对应的字线地址加一之后对应的字线，否则，所述下一个子阵列的存储单元对应的字线为所述当前输出数据对应的存储单元对应的字线；所述当前输出数据对应的存储单元的位线地址从最高位位线地址标识位到所述区分子阵列标识位包含的位线地址中包含0，且所述区分子阵列标识位0，所述下一个子阵列中的存储单元对应的位线为所述当前输出数据对应的存储单元的位线中最高位位线地址标识位到所述区分子阵列标识位包含的位线地址为加一对应的位线地址，所述下一个子阵列中的存储单元对应的字线为所述当前输出数据对应的存储单元的位线地址。第二方面，本专利技术实施例提供了一种提高NOR型存储阵列读取速度的装置本文档来自技高网...

【技术保护点】
1.一种提高NOR型存储阵列读取速度的方法，其特征在于，包括：将所述NOR型存储阵列划分为2

【技术特征摘要】
1.一种提高NOR型存储阵列读取速度的方法，其特征在于，包括：将所述NOR型存储阵列划分为2n个子阵列；根据所述NOR型存储阵列的位线的条数m，确定与所述位线对应的位线地址标识位，所述位线地址标识位的数量为并且依次编号；根据每一个所述子阵列中选中位线的条数x，确定与所述选中位线对应的位线地址标识位，所述选中位线地址标识位的数量为根据所述选中位线的地址，在所述位线地址标识位中选择出区分子阵列标识位，所述区分子阵列标识位的数量为n；所述位线地址标识位包含所述区分子阵列标识位和所述选中位线地址标识位；若首次读取，根据首地址确定所述选中位线的地址以及选中字线的地址，所述首地址为芯片外部送入的读取地址，根据所述选中位线的地址、所述选中字线的地址、所述位线地址标识位的状态以及所述位线地址标识位中所述区分子阵列标识位的状态，对所述2n个子阵列中的存储单元同时进行读取操作；若并非首次读取，根据当前输出数据对应的存储单元的位线地址和字线地址，输出与当前所述选中字线的地址和当前所述选中位线的地址对应的存储单元对应的数据，并对下一个子阵列的存储单元进行读取操作；所述n为大于或等于1的整数，所述为大于或等于1的整数，所述m大于或等于x。2.根据权利要求1所述的方法，其特征在于，所述n为1时，将所述NOR型存储阵列划分为2个子阵列，分别为第一子阵列和第二子阵列；所述区分子阵列标识位为1个。3.根据权利要求2所述的方法，其特征在于，所述若首次读取，根据首地址确定所述选中位线的地址、选中字线的地址，所述首地址为芯片外部送入的读取地址，根据所述选中位线的地址、选中字线的地址、所述位线地址标识位的状态以及所述位线地址标识位中所述区分子阵列标识位的状态，对所述2n个子阵列中的存储单元同时进行读取操作步骤具体包括：若首次读取，所述首地址中从最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址全为1，则对所述第二子阵列中所述选中字线的地址和所述选中位线的地址对应的存储单元进行读取操作，同时读取所述第一子阵列中的存储单元，所述第一子阵列中的存储单元对应的字线为所述第二子阵列中所述选中字线的地址加一之后的地址对应的字线；所述第一子阵列中的存储单元对应的位线为所述位线地址标识位中最高位位线地址标识位到所述区分子阵列标识位包含的位线的地址全为0的位线。4.根据权利要求3所述的方法，其特征在于，若首次读取，所述首地址中从最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址中包含0，且所述区分子阵列标识位1，则对所述第二子阵列中的存储单元经进行读取，第二子阵列中读取的存储单元对应的所述字线为首地址对应的字线，位线为所述首地址对应的位线；同时读取所述第一子阵列中的存储单元，所述第一子阵列的存储单元对应的字线为所述首地址中字线地址对应的字线，所述第一子阵列中的存储单元对应的位线为所述首地址位线地址标识位中最高位位线地址标识位到所述区分子阵列标识位包含的地址加一之后对应的位线，若所述第二子阵列中的存储单元对应的位线中最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址全为1，则所述第一子阵列中的存储单元对应的字线为所述第二子阵列的存储单元对应的字线地址加一之后对应的字线，否则，所述第一子阵列中的存储单元对应的字线为所述第二子阵列的存储单元对应的字线；所述首地址中从最高位位线地址标识位到所述区分子阵列标识位包含的所述选中位线的地址中包含0，且所述区分子阵列标识位0，则对所述第一子阵列中的存储单元进行读取操作，读取第一子阵列中存储单元的字线为所述首地址对应的字线，读取第一子阵列中存储单元的位线为所述首地址对应的位线；同时读取所述第二子阵列中的存储单元所述第一子阵列中的存储单元对应的位线为所述首地址中最高位位线地址标识位到所述区分子阵列标识位包含的位线地址为加一对应的位线地址，所述第二子阵列中的存储单元对应的字线为所述第一子阵列的存储单元对应的字线。5.根据权利要求2所述的方法，其特征在于，所述若并非首次读取，根据当前输出数据对应的存储单元的位线地址和字线地址，输出与当前所述选中字线的地址和当前所述选中位线的地址对应的存储单元对应的数据，并对下一个子阵列的存储单元进行读取操作步骤具体包括：所述若并非首次读取，根据当前输出数据对应的存储单元的位线地址和字线地址，输出与当前所述选中字线的地址和当前所述选中位线的地址对应的存储单元对应的数据；并对下一个子阵列的存储单元进行读取操作，所述当前输出数据对应的存储单元的位线地址中从最高位位线地址标识位到所述区分子阵列标识位包含的位线地址中包含0，且所述区分子阵列标识位1，若当前输出数据对应的存储单元的位线中最高位位线地址标识位到所述区分子阵列标识位包含的位线的地址全为1，所述下一个子阵列的存储单元对应的位线为所述当前输出数据对应的存储单元的位线地址中最高位位线地址标识位到所述区分子阵列标识位包含的位线地址加一对应的位线地址，则所述下一个子阵列中的存储单元对应的字线为所述当前输出数据对应的存储单元对应的字线地址加一之后对应的字线，否则，所述下一个子阵列的存储单元对应的字线为所述当前输出数据对应的存储单元对应的字线；所述当前输出数据对应的存储单元的位线地址从最高位位线地址标识位到所述区分子阵列标识位包含的位线地址中包含0，且所述区分子阵列标识位0，所述下一个子阵列中的存储单元对应的位线为所述当前输出数据对应的存储单元的位线中最高位位线地址标识位到所述区分子阵列标识位包含的位线地址为加一对应的位线地址，所述下一个子阵列中的存储单元对应的字线为所述当前输出数据对应的存储单元的位线地址。6.一种提高NOR型存储阵列读取速度的装置，其特征在于，包括：划分模块，所述划分模块用于将所述NOR型存储阵列划分为2n个子阵列；位线地...

【专利技术属性】
技术研发人员：胡洪，张赛，张建军，陈讲重，
申请(专利权)人：北京兆易创新科技股份有限公司，合肥格易集成电路有限公司，
类型：发明
国别省市：北京,11