存储器模块、操作其的方法和存储器模块的测试系统技术方案

存储器模块包括半导体存储器设备、电源管理集成电路(PMIC)和控制设备。安装在电路板上的半导体存储器设备基于电源电压操作。安装在电路板上的PMIC生成电源电压，向半导体存储器设备提供电源电压，并存储与在测试模式下半导体存储器设备正常操作时的电源电压的最小电平相关联的修调控制码。在测试模式期间，PMIC调整电源电压的电平，使用调整的电源电压测试半导体存储器设备，并基于测试结果存储调整控制码。控制设备基于从外部设备接收的第一控制信号来控制PMIC。

Memory module, method of operation and test system of memory module

The memory module includes semiconductor memory device, power management integrated circuit (PMIC) and control device. Semiconductor memory devices mounted on circuit boards operate on the basis of power supply voltage. The PMIC installed on the circuit board generates the power supply voltage, provides the power supply voltage to the semiconductor memory device, and stores the repair code associated with the minimum level of the power supply voltage during normal operation of the semiconductor memory device in the test mode. During the test mode, PMIC adjusts the level of the power supply voltage, uses the adjusted power supply voltage to test the semiconductor memory device, and stores the adjustment control code based on the test results. The control device controls the PMIC based on the first control signal received from the external device.

【技术实现步骤摘要】
存储器模块、操作其的方法和存储器模块的测试系统相关申请的交叉引用本申请要求于2017年10月13日向韩国知识产权局(KIPO)提交的韩国专利申请第10-2017-0133117号的优先权，其公开内容通过引用整体并入本文。
本专利技术构思的示例性实施例涉及存储器设备，并且更具体地，涉及存储器模块、操作存储器模块的方法以及存储器模块的测试系统。
技术介绍
半导体存储器可以是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体实现的存储器设备。半导体存储器设备通常分为易失性存储器设备和非易失性存储器设备。易失性存储器设备指的是当电源关闭时存储的数据丢失的存储器设备。另一方面，非易失性存储器设备指的是当电源关闭时保持存储的数据的存储器设备。由于作为一种易失性存储器设备的动态随机存取存储器(DRAM)具有高访问速度，因此DRAM被广泛用作计算系统的工作存储器、缓冲存储器、主存储器等。因为DRAM存储器单元通常包括电容器和晶体管，所以难以减小其单元尺寸。因此，可能难以在有限的区域内实现高容量DRAM。对于高容量，可以以存储器模块的形式提供多个DRAM。
技术实现思路
根据本专利技术构思的示例性实施例，一种存储器模块，包括：多个半导体存储器设备、电源管理集成电路(PMIC)和控制设备。所述多个半导体存储器设备安装在电路板上，并基于电源电压操作。安装在电路板上的PMIC使用输入电压生成电源电压，向所述多个半导体存储器设备提供电源电压，并且存储与第一目标电平相关联的修调控制码，所述第一目标电平与当所述多个半导体存储器设备在测试模式下正常操作时的电源电压的最小电平相对应。在测试模式期间，PMIC调整电源电压的电平，使用调整的电源电压测试半导体存储器设备，并且基于测试的结果存储修调控制码。所述控制设备响应于从外部设备接收的第一控制信号来控制PMIC。根据本专利技术构思的示例性实施例，在一种操作存储器模块的方法中，所述存储器模块包括安装在电路板上的多个半导体存储器设备和安装在所述电路板上的电源管理集成电路(PMIC)，所述电源管理集成电路向所述多个半导体存储器设备提供电源电压，存储器模块被指示进入测试模式，与电源电压的电平相关联的修调控制码被重置，在电源电压的第一电平测试所述多个半导体存储器设备，以及基于利用调整的电源电压测试所述多个半导体存储器设备的结果，调整电源电压的电平。根据本专利技术构思的示例性实施例，一种存储器模块的测试系统，包括：存储器模块和自动测试装备(ATE)。所述存储器模块包括安装在电路板上的多个半导体存储器设备和安装在电路板上的电源管理集成电路(PMIC)，其中PMIC被配置为向所述多个半导体存储器设备提供电源电压。所述ATE测试所述多个半导体存储器设备。所述存储器模块还包括控制设备，以响应于从所述ATE接收的控制信号来控制所述PMIC。PMIC使用输入电压生成电源电压，向所述多个半导体存储器设备提供电源电压，通过在测试模式下调整电源电压的电平来测试所述多个半导体存储器设备，并且存储与在所述多个半导体存储器设备正常操作时电源电压的最小电平相关联的修调控制码。附图说明通过参考附图详细描述本专利技术构思的示例性实施例，将更清楚地理解本专利技术构思的上述和其他特征。图1是示出了根据本专利技术构思的示例性实施例的存储器系统的框图。图2是示出了根据本专利技术构思的示例性实施例的图1的存储器模块的框图。图3是示出了根据本专利技术构思的示例性实施例的图2的半导体存储器设备的框图。图4示出了根据本专利技术构思的示例性实施例的图3的半导体存储器设备中的第一存储体阵列。图5是示出了根据本专利技术构思的示例性实施例的图1的存储器模块中的电源管理集成电路(PMIC)的框图。图6是示出了根据本专利技术构思的示例性实施例的图5的电压调节器的电路图。图7是示出了根据本专利技术构思的示例性实施例的图5的PMIC中的电压修调电路的电路图。图8是示出了根据本专利技术构思的示例性实施例的图7的修调控制电路中的非易失性存储装置的框图。图9示出了根据本专利技术构思的示例性实施例的存储器模块的测试系统。图10是示出根据本专利技术构思的示例性实施例的图1或图9中的控制设备的框图。图11至图13示出了根据本专利技术构思的示例性实施例的测试模式下的图2的存储器模块的操作。图14是示出了根据本专利技术构思的示例性实施例的图1的存储器模块的框图。图15是示出了根据本专利技术构思的示例性实施例的操作存储器模块的方法的流程图。图16是示出了根据本专利技术构思的示例性实施例的PMIC的框图。图17是示出了根据本专利技术构思的示例性实施例的具有四级存储器模块的存储器系统的框图。图18是示出了根据本专利技术构思的示例性实施例的包括存储器模块的移动系统的框图。具体实施方式本专利技术构思的示例性实施例提供了一种能够提高性能并提高良品率(yield)的存储器模块。本专利技术构思的示例性实施例提供了一种操作能够提高性能并提高良品率的存储器模块的方法。本专利技术构思的示例性实施例提供了一种能够提高性能并提高良品率的存储器模块的测试系统。以下将参考附图更全面地描述本专利技术构思的示例性实施例。贯穿本申请，相同的附图标记可以指代相同的元件。图1是示出根据本专利技术构思的示例性实施例的存储器系统的框图。参考图1，存储器系统10包括主机20和存储器模块100。主机20可包括存储器控制器25。存储器模块100可以包括控制设备110(例如，注册时钟驱动器(RCD)，RCD在下文中可以称为控制设备)、串行存在检测(SPD)180、半导体存储器设备200、和电源管理集成电路(PMIC)500。在存储器控制器25的控制下，控制设备110可以控制半导体存储器设备200和PMIC500。例如，控制设备110可以从存储器控制器25接收地址ADDR、命令CMD和时钟信号CLK。响应于所接收的信号，控制设备110可以控制半导体存储器设备200，使得通过数据信号DQ和数据选通信号DQS接收的数据被写入半导体存储器设备200，或存储在半导体存储器设备200中的数据通过数据信号DQ和数据选通信号DQS输出。例如，控制设备110可以将来自存储器控制器25的地址ADDR、命令CMD和时钟信号CLK发送到半导体存储器设备200。半导体存储器设备200可以在控制设备110的控制下写入通过数据信号DQ和数据选通信号DQS接收的数据。替代地，半导体存储器设备200可以在控制设备110的控制下通过数据信号DQ和数据选通信号DQS输出写入的数据。例如，半导体存储器设备200可以包括易失性存储器设备，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)等。例如，半导体存储器设备200可以包括基于DRAM的易失性存储器设备。例如，半导体存储器设备200可以包括双倍数据速率5(DDR5)SDRAM。SPD180可以是可编程只读存储器(例如，电可擦除可编程只读存储器(EEPROM))。SPD180可以包括存储器模块100的初始信息或设备信息DI。在本专利技术构思的示例性实施例中，SPD180可以包括初始信息或设备信息DI，诸如存储器设备100的模块形式、模块配置、存储容量、模块类型、执行环境等。当启动包括存储器模块100的存储器系统10时，主机20可以从SPD本文档来自技高网...

【技术保护点】
1.一种存储器模块，包括：多个半导体存储器设备，安装在电路板上，其中所述多个半导体存储器设备基于电源电压操作；电源管理集成电路(PMIC)，安装在电路板上，其中PMIC被配置为使用输入电压生成电源电压，被配置为向所述多个半导体存储器设备提供电源电压，并且被配置为存储与第一目标电平相关联的修调控制码，所述第一目标电平与当所述多个半导体存储器设备在测试模式下正常操作时的电源电压的最小电平相对应，以及控制设备，被配置为响应于从外部设备接收的第一控制信号来控制PMIC，其中，在测试模式期间，PMIC被配置为调整电源电压的电平，被配置为使用调整的电源电压测试半导体存储器设备，并且被配置为基于测试的结果存储修调控制码。

【技术特征摘要】
2017.10.13 KR 10-2017-01331171.一种存储器模块，包括：多个半导体存储器设备，安装在电路板上，其中所述多个半导体存储器设备基于电源电压操作；电源管理集成电路(PMIC)，安装在电路板上，其中PMIC被配置为使用输入电压生成电源电压，被配置为向所述多个半导体存储器设备提供电源电压，并且被配置为存储与第一目标电平相关联的修调控制码，所述第一目标电平与当所述多个半导体存储器设备在测试模式下正常操作时的电源电压的最小电平相对应，以及控制设备，被配置为响应于从外部设备接收的第一控制信号来控制PMIC，其中，在测试模式期间，PMIC被配置为调整电源电压的电平，被配置为使用调整的电源电压测试半导体存储器设备，并且被配置为基于测试的结果存储修调控制码。2.根据权利要求1所述的存储器模块，其中所述PMIC包括：电压调节器，被配置为使用输入电压生成输出电压并且被配置为通过反馈端子接收电源电压，其中输出电压被滤波以被提供作为电源电压；以及电压修调电路，连接到电压调节器，其中电压修调电路被配置为响应于从控制设备接收的第二控制信号调整电源电压的电平。3.根据权利要求2所述的存储器模块，其中，所述电压修调电路包括：修调控制电路，被配置为响应于第二控制信号增大或减小修调控制码的值，被配置为存储当半导体存储器设备正常操作时的修调控制码，并被配置为提供所存储的修调控制码；以及修调电路，在第一节点处连接到电压调节器，其中修调电路被配置为响应于修调控制码调整电源电压的电平。4.根据权利要求3所述的存储器模块，其中，所述修调控制电路包括：向上/向下计数器，被配置为响应于脉冲信号执行计数操作以输出计数输出信号，并且被配置为响应于向上/向下信号增大或减小计数输出信号的值；加法器，耦合到修调电路；寄存器，被配置为存储计数输出信号；第一开关，被配置为响应于模式信号选择性地将寄存器连接到加法器；非易失性存储装置；以及第二开关，被配置为响应于熔丝控制信号，选择性地向非易失性存储装置提供存储在寄存器中的计数输出信号作为第一计数输出信号，其中，非易失性存储装置被配置为响应于熔丝控制信号和第二开关的连接，将第一计数输出信号编程在其中的非易失性阵列中。5.根据权利要求4所述的存储器模块，其中：第一开关被配置为当模式信号指示测试模式时将寄存器连接到加法器；以及第一开关被配置为当模式信号指示确定了电源电压的最小电平时将寄存器从加法器断开。6.根据权利要求4所述的存储器模块，其中所述第二开关被配置为响应于在确定了所述电源电压的最小电平时启用的所述熔丝控制信号，将所述寄存器连接到所述非易失性存储装置。7.根据权利要求4所述的存储器模块，其中：加法器被配置为当测试所述多个半导体存储器设备时，向修调电路提供存储在寄存器中的计数输出信号作为修调控制码，加法器被配置为在确定了电源电压的最小电平之后，向修调电路提供存储在非易失性存储装置中的第一计数输出信号作为修调控制码；以及加法器被配置为在对所述多个半导体存储器设备执行训练操作的训练模式下，向修调电路提供存储在寄存器中的计数输出信号和存储在非易失性存储器中的第一计数输出信号之和作为修调控制码。8.根据权利要求3所述的存储器模块，其中，所述修调电路包括：多个修调电阻器，在第一节点处相互并联连接；以及多个n沟道金属氧化物(NMOS)晶体管，每个耦合在所述多个修调电阻器中相应的一个和地电压之间，其中，所述多个NMOS晶体管中的第一NMOS晶体管具有耦合到高电平电压的栅极；以及除了第一NMOS晶体管之外的所述多个NMOS晶体管中的每个栅极接收修调控制码的相应位。9.根据权利要求3所述的存储器模块，其中当所述多个半导体存储器设备中的至少一个在所述测试模式下在所述电源电压的第一电平下不正常操作时，所述修调控制电路被配置为调整修调控制码的位，使得电源电压的电平增大，直到所述多个半导体存储器设备中的全部正常操作。10.根据权利要求3所述的存储器模块，其中当所述多个半导体存储器设备中的全部在所述测试模式下在所述电源电压的第一电平下正常操作时，所述修调控制电路被配置为调整所述修调控制码的位，使得电源电压的电平减小，直到所述多个半导体存储器设备中的至少一个不正常操作。11.根据权利要求3所述的存储器模块，其中：修调控制电路被配置为将修调控制码编程在其中的非易失性存储装置中，其中修调控制码与在测试模式下确定的电源电压的最小电平相关联；以及电压调节器被配置为使用编程的修调控制码生成电源电压，并被配置为在存储器模块的正...

【专利技术属性】
技术研发人员：朴焕旭，金龙进，尹珍成，李奎东，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR