一种POP封装的SOC芯片DRAM输入/输出测试方法和装置制造方法及图纸

本发明专利技术公开了一种POP封装的SOC芯片DRAM输入/输出测试方法和装置，其基于IO的简单抽象，自然形成一个回路，使得DRAMIO在POP封装时的SOC测试成为可能；利用IOBIST模块，让测试结果通过GPIO输出到SOC底部，实现测试目的；本发明专利技术提出的测试方法和装置解决了POP封装时DRAMIO没有出在芯片下部而不能得到直接测试的问题，使得POP封装的SOC封装成本降低且速度加快。

【技术实现步骤摘要】
一种POP封装的SOC芯片DRAM输入/输出测试方法和装置
本专利技术属于集成电路
，尤其涉及一种POP封装的SOC芯片DRAM输入/输出测试方法和装置。
技术介绍
目前POP(Packageonpackage)封装技术在手机等消费电子设备封装DRAM(DynamicRandAccessMemory)芯片时被广泛使用，即是DRAM芯片封装在SOC(SystemonChip)芯片之上，如图1所示。在现有技术中，对芯片进行测试时，都是对已封装完成的SOC进行功能性测试，而对于POP封装完成的芯片，需要对SOC进行IO(Input/output)测试时，却十分麻烦。一方面，DRAMIO引脚在SOC的下面是一种选择，但引脚在下面，会使得SOCIO增加，使得封装面积增大，由于成本考虑，封装面积不要太大，因此DRAMIO不能出在下面。另一方面，DRAMIO引脚在SOC芯片上面，但如果引脚在SOC上面，封装测试DRAMIO时，很难对SOC芯片进行直接的IO测试。
技术实现思路
有鉴于此，本专利技术所要解决的技术问题是在POP封装中，将DRAMIO出在芯片上面的情况下，完成就SOC芯片的IC测试，为此，本专利技术提供一种POP封装的SOC芯片DRAM输入/输出测试方法和装置。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。本专利技术的一方面是提供一种POP封装的SOC芯片DRAM输入/输出测试装置，包括：SOC芯片上与DRAMIO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAMIO；所述IOBIST接收并核对返回后的校验码；通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAMIO合格/故障；其中，DRAMIO由两个三态缓冲器组成，输出时，OE选通，DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就出现在DI上。在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。在一些可选的实施例中，所述的DRAMIO包括：选项卡通输入端OE与控制电路连接，所述OE端保持高电平；输入端DO与所述IOBIST连接，所述DO端用于接收所述校验码；输出端DI与所述IOBIST连接，所述DI端用于返回所述校验码。本专利技术的另一方面是提供一种POP封装的SOC芯片DRAM输入/输出测试方法，其特征在于，包括：内建自测模块IOBIST发送校验码到DRAMIO；所述IOBIST接收并核对返回后的校验码；通用输入/输出模块GPIO判断校验码是/否相同，确定DRAMIO合格/故障；其中，DRAMIO由两个三态缓冲器组成，输出时，OE选通，DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就出现在DI上。在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。在一些可选的实施例中，所述的DRAMIO中：选项卡通输入端OE保持高电平；输入端DO接收所述校验码；输出端DI返回所述校验码。说明书附图图1是POP封装示意图；图2是本专利技术的测试装置示意图；图3是DRAMIO的三台缓冲器示意图；图4是DRAMIO的三台缓冲器示意图；图5是本专利技术的测试方法流程图。具体实施方式以下描述和附图充分地示出本专利技术的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本专利技术的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本专利技术的这些实施方案可以被单独地或总地用术语“专利技术”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的专利技术，不是要自动地限制该应用的范围为任何单个专利技术或专利技术构思。在一些可选的实施例中，POP封装的SOC芯片DRAM输入/输出测试装置，包括：SOC芯片上与DRAMIO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAMIO；所述IOBIST接收并核对返回后的校验码；通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAMIO合格/故障。其中，所述的DRAMIO包括：选项卡通输入端OE与控制电路连接，所述OE端保持高电平；输入端DO与所述IOBIST连接，所述DO端用于接收所述校验码；输出端DI与所述IOBIST连接，所述DI端用于返回所述校验码。如图3所示，DRAMIO的组成由两个三态缓冲器组成，输出时，OE选通，DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就体现在DI上。在POP封装中I/O没有露在外面，如果控制OE一直为高，DRAMIO就相当于一个DO到DI的回路(loopback)，如图4所示。因此，在SOC中，一直控制CPU发写Memory的操作，或者由IOBIST模块发一些校验码到PAD，所有写的数据、地址和命令都出现在DO，也由于OE一直选通(写操作时打开)，实际上DI出现的也应该就是DO的值。如果观察到DI的值不是DO的值，就证明这个DRAMIO是有缺陷的。以此达到测试DRAMIO的目的。如图2所示，DRAMIO所有的DI端都进入IOBIST模块。由该模块来比较观察到的DI是否和DO相同。测试完成输出“Done””Fail”两个信号到2个GPIO(出在芯片下面)，以此完成测试。在一些可选的实施例中，如图5所示，一种POP封装的SOC芯片DRAM输入/输出测试方法，包括：S01：内建自测模块IOBIST发送校验码到DRAMIO；S02：所述IOBIST接收并核对返回后的校验码；S03：通用输入/输出模块GPIO判断校验码是/否相同，确定DRAMIO合格/故障。在一些可选的实施例中，所述的DRAMIO中：选项卡通输入端OE保持高电平；输入端DO接收所述校验码；输出端DI返回所述校验码。在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。奇偶校验：DO的值是可以控制的，让整个测试序列的值的奇偶校验都一样，让测试结果是个电平信号，用来在GPIO做观察。预存值：DO的值作为预存值放在“IOBIST”的SRAM中，每个周期的DI都同预存值做比较。测试序列结束，输出结果到GPIO。上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。本文档来自技高网...

【技术保护点】
一种POP封装的SOC芯片DRAM输入/输出测试装置，其特征在于，包括：SOC芯片上与DRAM？IO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAM？IO；所述IOBIST接收并核对返回后的校验码；通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAM？IO合格/故障。

【技术特征摘要】
1.一种POP封装的SOC芯片DRAM输入/输出测试装置，其特征在于，包括：SOC芯片上与DRAMIO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAMIO；所述IOBIST接收并核对返回后的校验码；通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAMIO合格/故障；其中，DRAMIO由两个三态缓冲器组成，输出时，选项卡通输入端OE选通，输入端DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就出现在输出端DI上。2.如权利要求1所述的装置，其特征在于，所述的校验码是奇偶校验码或预存值校验码。3.如权利要求1所述的装置，其特征在于，所述的DRAMIO包括：所述选项卡通输入端OE与控制电路连接，所述OE端保持高电平；所述输入端DO与所述IOBIST连接，...

【专利技术属性】
技术研发人员：丁杰，鲍东山，
申请(专利权)人：广东新岸线计算机系统芯片有限公司，
类型：发明
国别省市：