用于基于2.5D/3D系统芯片的宽I/O DRAM的DRAM测试架构技术方案

本发明专利技术公开了用于基于2.5D/3D系统芯片的宽I/O?DRAM的DRAM测试架构，包括逻辑管芯和存储管芯。在2.5D结构中，逻辑管芯和存储管芯安装在中介片上。在3D结构中，存储管芯安装在逻辑管芯上。逻辑管芯包括包裹有处理器测试外壳的控制逻辑。处理器测试外壳启动控制逻辑的测试部件。存储管芯还安装在中介片上。存储管芯包括动态随机存取存储器和通道选择/旁路逻辑。控制逻辑经由通道选择/旁路逻辑连接至动态随机存取存储器，通过处理器测试外壳来控制通道选择/旁路逻辑。

【技术实现步骤摘要】

本专利技术总的来说涉及电子电路。具体地，本专利技术包括用于2. OT/3D系统芯片中的动态随机存取存储器(DRAM)的测试工艺。
技术介绍
通过传统的二维(2D)计算机芯片，处理器和随机存取存储器(RAM)位于相同的平·面上并经由封装衬底连接。然而，随着电子工业的发展，芯片现在利用经由中介片连接于处理器的顶部(3D)或靠近处理器(2.5D)的三维-宽输入/输出动态随机存取存储器。在这种情况下，三维内的布置减少了两个部件之间的互连电容。
技术实现思路
实施例包括2. 5D和3D测试架构。2. 5D测试架构实施例包括中介片、逻辑管芯和存储管芯。中介片被安装在封装衬底上。逻辑管芯被安装在中介片上；逻辑管芯包括包裹有处理器测试外壳(wrapper)的控制逻辑。处理器测试外壳启动控制逻辑的测试部件。存储管芯还安装在中介片上。存储管芯包括动态随机存取存储器和通道选择/旁路逻辑。控制逻辑经由通道选择/旁路逻辑连接至动态随机存取存储器，通过处理器测试外壳来控制通道选择/旁路逻辑。优选地，逻辑管芯还包括边界扫描测试外壳，被配置为包裹处理器测试外壳，边界扫描测试外壳被配置为启动电路板的测试部件。优选地，通本文档来自技高网...

【技术保护点】
一种2.5D测试架构，包括：中介片，安装在封装衬底上；逻辑管芯，安装在所述中介片上，所述逻辑管芯包括包裹有处理器测试外壳的控制逻辑，所述处理器测试外壳被配置为启动所述控制逻辑的测试部件；存储管芯，安装在所述中介片上，所述存储管芯包括动态随机存取存储器和通道选择/旁路逻辑，所述控制逻辑经由所述通道选择/旁路逻辑连接至所述动态随机存取存储器，通过所述处理器测试外壳来控制所述通道选择/旁路逻辑。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：桑迪·库马·戈埃尔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：