本发明专利技术公开了用于提供具有总体上波纹形的轮廓的MIM电容器的技术和结构。使用响应于处理(加热或其它适当刺激)而有效地创建图案的牺牲自组织材料来提供波纹形形貌，所述图案被转移到其中形成所述MIM电容器的电介质材料。所述自组织材料可以是例如一层定向自组装材料，其响应于加热或其它刺激而离析成两个交替的相，其中，然后可以相对于所述相的其中之一而有选择地蚀刻掉另一个相，以提供期望的图案。在另一种示例性情况下，所述自组织材料是在被加热时凝聚成隔离的岛的一层材料。如根据本公开内容将领会的，例如，可以使用所公开的技术来增大每单位面积的电容，可以通过蚀刻较深的电容器沟槽/洞来缩放面积。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】金属-绝缘体-金属电容器形成技术
技术介绍
深亚微米工艺节点（例如，32nm以及更大）中的集成电路（1C)设计包含很多不平 常的挑战，并且具有1C特征的电容结构面临尤为复杂的情况，例如关于为集成器件提供充 分的功率输送的那些情况。技术的持续更新换代将会使这种问题加剧。【附图说明】 图1是包括基于平板的MM电容器的示例性集成电路的侧视截面图。 图2是根据本专利技术的实施例构造的集成电路（1C)的侧视截面图。 图3示出了根据本专利技术的实施例的沉积定向自组装（DSA)层之后的图2的1C。 图4示出了根据本专利技术的实施例的对DSA层进行处理之后的图3的1C。 图5示出了根据本专利技术的实施例的进行选择性蚀刻之后的图4的1C。 图5'是根据本专利技术的实施例的对DSA层进行选择性蚀刻之后的示例性1C的倾斜 透视扫描电子显微镜（SEM)图像。 图6示出了根据本专利技术的实施例的进行进一步蚀刻之后的图5的1C。 图7示出了根据本专利技术的实施例的在进行进一步蚀刻以露出经图案化的钝化层 之后的图6的1C。 图7'示出了根据本专利技术的另一个实施例的进行进一步图案化之后的图7的1C。 图7"和图7"'分别是根据本专利技术的实施例的在进行进一步蚀刻以露出经图案化 的钝化层之后的示例性1C的从上到下透视和倾斜透视SEM图像。 图8示出了根据本专利技术的实施例的在沉积金属-绝缘体-金属（MIM)电容器之后 的图7的1C。 图9示出了根据本专利技术的实施例的沉积钝化层之后的图8的1C。 图10示出了根据本专利技术的实施例的沉积牺牲层之后的图2的1C。 图11示出了根据本专利技术的实施例的对牺牲层进行加热之后的图2的1C。 图12示出了根据本专利技术的实施例的在进行蚀刻之后的图11的1C。 图13是显示作为与图1类似地构造的现有集成电路和根据本专利技术的实施例构造 的1C的电容器面积的函数的电容的实验数据的曲线图。 图14示出了根据本专利技术的示例性实施例的利用使用用于形成金属-绝缘体-金 属（MIM)电容器的所公开的技术形成的集成电路结构或器件来实施的计算系统。 为清晰起见，并未在每幅图中对每个部件进行标记。此外，如根据本公开内容应当 领会的，附图未必是按比例绘制的，或者并不是要将所要求保护的专利技术限制于所示的具体 构造。例如，尽管一些附图总体上指示了直线、直角和平滑表面，但是鉴于现实世界中加工 设备和材料的限制，所公开的技术的实际实施方式可能产生不够理想的直线、直角，并且一 些特征可能具有表面形貌，或者在其它情况下是非平滑的。简而言之，提供附图仅是为了显 示示例性结构。【具体实施方式】 公开了用于提供具有总体波纹形轮廓的金属-绝缘体-金属（MIM)电容器的技术 和结构。使用响应于处理（例如，加热或其它适当刺激）而有效率地创建图案的自组织材 料来提供波纹形形貌，该图案被转移到其中形成MM电容器的电介质材料。自组织材料可 以例如是定向自组装（DSA)材料的牺牲层，其响应于受热、溶剂或其它刺激而离析成两个 交替的相，其中，然后可以相对于这两个相的其中之一而有选择地蚀刻另一个相，以提供期 望的图案。在另一种示例性情况下，自组织材料是在受到充分加热时聚结成隔离的岛的材 料的牺牲层。如根据本公开内容应当领会的，所公开的技术可以例如用于提高每单位面积 的电容，而面积可以通过蚀刻较深的电容器沟槽/洞来进行缩放。根据本公开内容，许多构 造和变型是显而易见的。 歷 如前所述，可能出现许多不平常的问题，它们的出现将为集成电路（1C)器件的功 率输送增加复杂性。为了尝试解决这些问题中的一些问题，可以将基于板的金属-绝缘 体-金属（MM)电容器添加到给定1C的最上面的钝化层中的互连堆叠体上。例如，考虑图 1，该图是包括基于平板的M頂电容器的示例性1C的侧视截面图。可以看出，图1的基于板 的MM电容器包括中间设置有一层电介质材料的下电极板和上电极板。在图中由虚线表示 两个电极板的重叠区域。 然而，就每种新一代技术而言，通常必须增大每单位面积的总管芯上电容，以实现 例如向集成器件提供足够的功率输送的目的。在例如集成电压调节器的情况下尤其如此。 仅通过增大图1所示的基于板的MM电容器的电容器板对的数量（例如，从二到三、从三到 五等）来试图解决上述的对较高的每单位面积电容的不断增大的需求将会不期望地增大 制造成本和1C块体。 因此，根据本专利技术的实施例，公开了用于提供具有总体波纹形轮廓的MIM电容器 的技术。在一些实施例中，如文中所描述地提供的M頂电容器可以被配置为例如三层结 构一一其间设置有高k电介质层的两个电极层。在一些实施例中，这种MM电容器可以沉 积或在其它情况下形成在例如集成电路（1C)之上或内。在一些实施例中，如文中所述地构 造的MIM电容器可以例如借助于沉积或在其它情况下形成在具有波纹形表面的下层1C层 (例如，钝化层）之上而设置有总体波纹形的轮廓。在一些实施例中，可以使用二维定向自 组装（DSA)阵列来完成这种波纹形钝化层的提供。根据实施例，可以使DSA图案化，并且随 后可以将这种图案转移到下层钝化层。此后，可以在经图案化的钝化层的所产生的表面形 貌之上形成MM电容器。 在一些其它实施例中，可以使用响应于热处理而聚结成或凝聚成岛的牺牲层/膜 来完成波纹形钝化层的提供。根据这种实施例，随后可以将所得到的图案转移到下层钝化 层。此后，可以在所得到的由经图案化的钝化层提供的表面形貌之上形成MM电容器。在 一些其它实施例中，可以使用光刻技术来提供经图案化的抗蚀剂层，其可以用于提供上面 可以形成MIM电容器的波纹形钝化层形貌。简而言之，根据本公开内容，许多构造和变型将 是显而易见的。 在一些情况下，所公开的技术可以用于例如提供波纹形MM电容器，根据一些实 施例，所述电容器提高了给定1C的每单位面积的总管芯上电容。例如，在一些示例性实施 例中，与和图1所示的类似的基于平板的MIM电容器相比，如本文中所描述地构造的波纹形MIM电容器可以表现出每单位面积电容的四倍或更高的增大。根据本公开内容应当领会，可 以根据需要使用本文中描述的技术来获得更大和/或更小的每单位面积电容的提高。 在一些实施例中，可以将如本文中所述地提供的MM电容器包括在1C中，例如以 辅助一个或多个集成器件的功率输送。根据本公开内容还应当领会，一些实施例可以用于 例如深亚微米工艺节点（例如，32nm以及更大；22nm以及更大；14nm以及更大；10nm以及更 大；等等）的1C制造中。然而，应当指出，所公开的技术总体上可以被认为是独立于工艺/ 技术节点，并且因此所公开的技术不限于用于任何特定工艺/技术节点中。所公开的技术 的其它适当使用将取决于给定应用，并且根据本公开内容将是显而易见的。 在一些情况下，可以容易地将所公开的技术与例如现有制造流程集成在一起，并 且所公开的技术可以利用现有设备、知识、基础设施等。在一些情况下，可以例如通过如下 方式来容易地对所公开的技术进行缩放，以增大每单位面积的电容：（1)增大其上要形成 给定MIM电容器的波纹形形貌的深度/高度；和/或（2)增加额外的波纹形MIM电容器层 (例如，每层具有比与图1所示的类似的基于平板的M頂电容器的每单位面积电容高若干 倍的每单位面积电容）。此外，一些实施例可以由本文档来自技高网...
【技术保护点】
一种形成集成电路的方法，所述方法包括：沉积第一电介质层；在所述第一电介质层之上沉积自组织材料的牺牲掩模层；使掩模层图案化，其中，所述图案化包括非减法工艺，其使所述掩模层自组织成不同的结构；使用经图案化的掩模层来使所述第一电介质层图案化；以及在经图案化的第一电介质层之上沉积金属‑绝缘体‑金属(MIM)电容器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：M·J·科布林斯基，R·L·布里斯托尔，M·C·梅伯里，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。