从半导体器件去除膜的方法技术

本发明专利技术实施例提供了一种形成半导体器件的方法、一种形成MRAM器件的方法以及一种形成半导体器件的方法。一个实施例是一种形成半导体器件的方法，该方法包括在第一层上方形成第二层，和对第二层实施第一蚀刻工艺以限定部件，其中第一蚀刻工艺在部件的表面上形成膜。该方法进一步包括对部件实施离子束蚀刻工艺，其中离子束蚀刻工艺从部件的表面去除膜。本发明专利技术还公开了一种从半导体器件去除膜的方法。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地，涉及。
技术介绍
半导体存储器件用在集成电路中以实现电子应用，包括收音机、电视机、手机和个人计算设备。众所周知的器件包括诸如动态随机存取存储器(DRAM)和闪存的电荷存储器件。存储器件中最新发展涉及结合半导体技术和磁性材料的自旋电子学。电子的自旋极化(而不是电子的电荷)用于指示状态“I”或“O”。一种这样的自旋电子器件是自旋扭矩传输(STT)磁隧道结(MTJ)器件。通常，一种MTJ器件包括自由层、固定层和设置在自由层和固定层之间的隧道层。可以通过施加穿过隧道层的电流来反转自由层的磁化方向，这使得注入在自由层内的极化电子施加在自由层的磁化上的自旋扭矩。固定层具有固定的磁化方向。当电流从自由层流到固定层时，电子以相反的方向流动，即从固定层到自由层。在电子经过固定层、流经隧道层然后进入到自由层并累积在自由层中后，电子被极化成与固定层相同的磁化方向。最后，自由层的磁化方向平行于固定层的磁化方向，并且MTJ器件将处在低阻态。电流引起的电子注入被称为主注入。当施加的电流从固定层流到自由层时，电子以从自由层到固定层的方向流动。具有极化与固定层的磁化方向相同的电子能够流经隧道层并且进入到固定层。相反，具有极化与固定层的磁化不同的电子将被固定层反射(阻塞)，并累积在自由层中。最后，自由层的磁化将与固定层的磁化反平行，并且MTJ器件将处于高阻态。由电流引起的相应电子注入被称为次注入。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种形成半导体器件的方法，所述方法包括:在第一层上方形成第二层；对所述第二层实施第一蚀刻工艺以限定部件，其中所述第一蚀刻工艺在所述部件的表面上形成膜；以及对所述部件实施离子束蚀刻工艺，其中所述离子束蚀刻工艺从所述部件的表面去除所述膜。在可选实施例中，所述离子束蚀刻工艺具有介于约100V和约200V之间的离子束电压。[0011 ] 在可选实施例中，所述第一蚀刻工艺是干式等离子体蚀刻工艺。在可选实施例中，所述方法进一步包括:在实施所述离子束蚀刻工艺之后，在所述部件和所述第二层上方沉积介电层。在可选实施例中，所述部件包括磁性随机存取存储(MRAM)器件的磁隧道结(MTJ)，并且所述第一层包括所述MRAM器件的底部电极。在可选实施例中，所述部件包括栅极，并且所述第一层包括衬底。在可选实施例中，所述部件包括浅沟槽隔离(STI)开口，并且所述第一层包括衬。根据本专利技术的另一个方面，还提供了一种形成磁性随机存取存储(MRAM)器件的方法，包括:在底部电极上方形成磁隧道结(MTJ);在所述MTJ上方形成顶部电极；用第一蚀刻工艺图案化所述顶部电极和所述MTJ以限定部件，其中所述第一蚀刻工艺在所述顶部电极和所述MTJ的部件上形成膜；以及对所述顶部电极和所述MTJ的部件实施离子束蚀刻工艺，其中所述离子束蚀刻工艺去除所述膜。在可选实施例中，所述离子束蚀刻工艺具有介于约500V和约2000V之间的离子束聚焦电压。在可选实施例中，所述离子束蚀刻工艺包括选自基本上由CHF2、CHF3或CHF4、Ar、O、N和它们的组合所组成的组中的蚀刻气体。在可选实施例中，形成所述MTJ进一步包括:在所述底部电极上方形成反铁磁材料(AFM)层；在所述AFM层上方形成固定层；在所述固定层上方形成势垒层；以及，在所述势垒层上方形成自由层。在可选实施例中，在实施所述离子束蚀刻工艺之后，所述顶部电极具有第一宽度并且所述MTJ具有第二宽度，所述第二宽度大于所述第一宽度。在可选实施例中，所述膜位于所述MTJ的侧壁上且位于所述顶部电极的侧壁和顶面上。在可选实施例中，所述方法进一步包括:在实施所述离子束蚀刻工艺之后，在所述底部电极、所述MTJ和所述顶部电极上方形成介电层。在可选实施例中，用所述第一蚀刻工艺图案化所述顶部电极和所述MTJ以限定所述部件进一步包括:在第一等离子体干蚀刻步骤中图案化所述顶部电极；以及，在第二等离子体干蚀刻步骤中图案化所述MTJ。根据本专利技术的另一方面，还提供了一种形成半导体器件的方法，所述方法包括:用第一蚀刻工艺在衬底中形成开口，其中所述第一蚀刻工艺在所述开口的内表面上形成膜；以及，在所述开口中实施离子束蚀刻工艺，其中所述离子束蚀刻工艺去除所述膜。在可选实施例中，所述离子束蚀刻工艺具有介于约100V和约200V之间的离子束电压。在可选实施例中，所述膜位于所述开口的侧壁和底面上。[0031 ] 在可选实施例中，所述方法进一步包括:用介电材料填充所述开口以形成隔离区。在可选实施例中，所述方法进一步包括:用半导电材料填充所述开口以形成源极/漏极区。【附图说明】为了更充分地理解本专利技术及其优点，现将结合附图所作的以下描述作为参考，其中:图1至图6示出根据一个实施例的形成磁性随机存取存储(MRAM)器的中间阶段；图7-图12示出根据一个实施例的形成隔离区的中间阶段；图13至图18示出根据一个实施例的形成栅极结构的中间阶段；图19示出根据一个实施例的用于制造MRAM器件的方法流程图；图20示出根据一个实施例的用于制造一种半导体器件的方法流程图；以及图21示出根据一个实施例的用于制造另一半导体器件的方法的流程图。【具体实施方式】现参考附图中示出的详细的实施例。在任何可能的情况下，附图和说明书中所使用的相同参考编号指的是相同或相似的部分。为清楚和方便起见，附图中可能增大了形状和厚度。说明书将针对形成为根据本专利技术的方法和装置中的部分的元件或者与该方法和装置直接配合工作的元件。应该理解，没有明确示出或描述的元件可以采用本领域技术人员公知的各种形式。一旦了解了本专利技术，对本领域技术人员来说许多替代和修改将是显而易见的。整个说明书中参考“一个实施例”或“某个实施例”意味着结合该实施例所描述的具体部件、结构或特征包括在至少一个实施例中。因而，在说明书的各个位置出现的短语“在某个实施例中”或“在一个实施例中”不一定都指的是相同实施例。而且，可以在一个或多个实施例中以任何合适的方式结合具体部件、结构或特征。应该理解，附图不必按比例绘制，而且这些附图仅用于说明的目的。以下针对具体环境来描述实施例，即一种用于形成具有改善的性能和电特性的磁性随机存取存储器(MRAM)磁隧道结(MTJ)的方法。然而，其他实施例也可以应用于其他形成半导体器件的方法，其中可以去除损伤的层或膜来改善半导体器件。图19示出根据一个实施例的用于制造MRAM器件的方法500的流程图。方法500示出和描述了以下的一系列行为或事件，应该理解，示出的这些行为或事件的顺序不限于具体的实施例。例如，一些行为可以以不同的顺序发生和/或与除本文所示出和/或所描述的行为之外的其他行为或事件同时发生。此外，并不需要所有示出的行为来实施本文说明书的一个或多个方面或实施例。而且，可以用一个或多个单独的行为和/或阶段来实施本文所描述的一个或多个行为。在步骤502中，在底部电极上方形成MTJ和顶部电极。步骤502示出在以下所描述的图1至图3中。现参考图1，示出制造的中间阶段的MRAM器件100。MRAM器件100包括底部电极20，位于底部电极20上方的磁隧道结(MTJ)36 (见图3)，和位于MTJ36上方的顶部电极30。MTJ36包括位本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：在第一层上方形成第二层；对所述第二层实施第一蚀刻工艺以限定部件，其中所述第一蚀刻工艺在所述部件的表面上形成膜；以及对所述部件实施离子束蚀刻工艺，其中所述离子束蚀刻工艺从所述部件的表面去除所述膜。

【技术特征摘要】
2013.02.08 US 13/763,3181.一种形成半导体器件的方法，所述方法包括: 在第一层上方形成第二层； 对所述第二层实施第一蚀刻工艺以限定部件，其中所述第一蚀刻工艺在所述部件的表面上形成膜；以及 对所述部件实施离子束蚀刻工艺，其中所述离子束蚀刻工艺从所述部件的表面去除所述膜。2.根据权利要求1所述的方法，其中，所述离子束蚀刻工艺具有介于约IOOV和约200V之间的离子束电压。3.根据权利要求1所述的方法，其中，所述第一蚀刻工艺是干式等离子体蚀刻工艺。4.一种形成磁性随机存取存储(MRAM)器件的方法，包括: 在底部电极上方形成磁隧道结(MTJ)； 在所述MTJ上方形成顶部电极； 用第一蚀刻工艺图案化所述顶部电极和所述MTJ以限定部件，其中所述第一蚀刻工艺在所述顶部电极和所述M...

【专利技术属性】
技术研发人员：徐晨祐，刘世昌，蔡嘉雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71