阵列基板制备方法和阵列基板、显示装置制造方法及图纸

本发明专利技术实施例公开了一种阵列基板制备方法和阵列基板、显示装置，涉及显示领域，能够解决因有源层残留导致的开口率降低的技术问题。本发明专利技术的阵列基板制备方法，包括：形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括：通过构图工艺，将所述有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。

【技术实现步骤摘要】
阵列基板制备方法和阵列基板、显示装置
本专利技术涉及显示领域，尤其涉及一种阵列基板制备方法和阵列基板、显示装置。
技术介绍
液晶显示器因其具有体积小、重量轻、低功耗、低电压以及无辐射等特点，已广泛替代了传统CRT显示装置，应用于在生活工作中。液晶显示器由阵列基板和彩膜基板对盒而成，如图1和图2所示，图1为现有技术中一种阵列基板的平面结构，图2为沿B-B’的剖面结构示意图，在基板7上，顺序形成有栅金属层(包括栅极和图中的栅线8)、栅绝缘层4、有源层5、信号线金属层、像素电极层、钝化层2和公共电极层，信号线金属层包括薄膜晶体管的源极、漏极和图中的数据线6，像素电极层包括图中的像素电极I，公共电极层包括图中的公共电极3。其中，形成有源层5及信号线金属层的图形时可采用半色调掩膜工艺，此过程中因有源层5和信号线金属层材料不同，刻蚀难易程度也不同，结果往往会存在有源层残留(active tail)现象。例如图2所示，显示区域数据线6下方的有源层边缘存在残留，见图中的A区域，而一般而言为避免发生短路及信号干扰等原因，像素电极I需要远离数据线6 —定距离，但因该有源层残留区域(即图中A区域)的存在，像素电极I与数据线6之间的距离设计时则需考虑该有源层残留区域的存在，结果导致像素的透光面积减小，开口率下降。
技术实现思路
本专利技术实施例提供一种阵列基板制备方法和阵列基板、显示装置，能够解决因有源层残留导致的开口率降低的技术问题。为达到上述目的，本专利技术的实施例采用如下技术方案:一种阵列基板的制备方法，包括:形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括:通过构图工艺，将所述有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。优选地，还包括在所述栅金属层上方且所述有源层下方形成栅极绝缘层的工序；通过所述构图工艺，除将所述有源层的所述第一区域镂空外，还将栅极绝缘层对应所述第一区域的位置镂空。优选地，通过所述构图工艺还同步形成栅极绝缘层通孔，所述栅极绝缘层通孔设置在所述阵列基板的边缘，贯穿所述栅极绝缘层和所述有源层。本专利技术实施例还提供一种阵列基板，包括:薄膜晶体管、交叠设计的数据线和栅线，所述数据线所在层的图形和所述薄膜晶体管的有源层图形通过半色调掩膜工艺同时形成，除所述数据线与所述栅线的交叠区域外，显示区域的数据线下方对应区域的所述有源层镂空。优选地，所述薄膜晶体管还包括:栅绝缘层，所述栅极绝缘层位于所述有源层的下方，所述栅线所在层的上方；除所述数据线与所述栅线的交叠区域外，显示区域的数据线下方对应区域的所述栅绝缘层也镂空。进一步地，上述阵列基板的边缘还设置有:贯穿所述栅极绝缘层和所述有源层的栅极绝缘层通孔。本专利技术实施例还提供一种显示装置，包括:上述的任一阵列基板。本专利技术实施例提供的阵列基板制备方法和阵列基板、显示装置，在信号线金属层的成膜工序之前，先通过构图工艺，将显示区域数据线下方对应区域(与栅线的交叠区域除外)的有源层镂空，这样后续采用半色调掩膜工艺同时形成有源层图形和信号线金属层图形时，可以避免数据线下方存在有源层残留，使像素电极与数据线之间的距离可进一步减小，从而解决因有源层残留导致的开口率降低的问题，实现更高开口率；同时，数据线下方的有源层镂空，还可降低了数据线处的段差，减小了 Rubbing Mura(因取向膜摩擦取向工艺在面板上形成的细条纹状不良)的发生几率，有利于提高良品率和画面品质。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为现有阵列基板的平面结构示意图；图2为图1所不阵列基板沿B-B’的首I]面结构不意图；图3为本专利技术实施例一提供的TN模式阵列基板制备方法流程图；图4为本专利技术实施例一提供的ADS模式阵列基板制备方法流程图；图5为本专利技术实施例二提供的阵列基板的平面结构示意图；图6为图5所示阵列基板沿B-B’的剖面结构示意图；图7为图5所示阵列基板沿C-C’的剖面结构示意图。附图标记1-像素电极，2-钝化层，3-公共电极，4-栅绝缘层，5-有源层，6_数据线，7_基板，8-栅线，9-栅极绝缘层通孔，10-第一区域，11-信号线金属层，12-栅极金属层。【具体实施方式】本专利技术实施例提供一种阵列基板制备方法和阵列基板、显示装置，能够解决因有源层残留导致的开口率降低的技术问题。下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。实施例一本专利技术实施例提供一种阵列基板的制备方法，该制备方法包括:形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；在有源层的成膜工序之后，信号线金属层的成膜工序之前，还包括:通过构图工艺，将有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与栅线的交叠区域除外。本实施例阵列基板制备方法，在信号线金属层的成膜工序之前，先通过构图工艺，将显示区域数据线下方对应区域(与栅线的交叠区域除外)的有源层镂空，这样后续采用半色调掩膜工艺同时形成有源层图形和信号线金属层图形时，即可避免数据线下方存在有源层残留，使像素电极与数据线之间的距离可进一步减小，从而解决因有源层残留导致的开口率降低的问题，实现更高开口率；同时，数据线下方的有源层镂空，还可降低数据线处的段差，减小摩擦不良(Rubbing Mura)的发生几率，有利于提闻良品率和画面品质。本专利技术实施例对如何将有源层第一区域进行镂空的具体实现方式不做限定，可以是本领域技术人员所熟知的任意实现方式。为便于本领域技术人员的理解，下面对本实施例提供的阵列基板制备方法详细叙述如下。以TN模式阵列基板为例，本实施例提供的阵列基板制备方法，如图3所示，具体包括:101、形成栅极金属层的工序，所述栅金属层包括栅线；本步骤在基板上通过沉积\涂胶曝光\显影\刻蚀\剥离等步骤(第I次MASK)，形成包括栅极、栅线及其他功能图形的栅极金属层。102、形成栅绝缘层的工序及有源层的成膜工序；本步骤继续在基板上依次沉积栅极绝缘层和有源层的膜层。103、通过构图工艺，将有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与栅线的交叠区域除外；本步骤通过沉积\涂胶曝光\显影\刻蚀\剥离等步骤(第2次MASK),在第一区域形成刻蚀槽，参照图5所示，所述第一区域10位于显示区域的数据线6下方，且，数据线6与栅线8的交叠区域除外。如图5中所示，虚线框区域对应区域即为第一区域10。此处所述的显示区域指最终形成显示装置时的有效观看部分对应的区域，不包括阵列基板边缘的非像素区域。所述阵列基板的制备方法还包括在所述栅金属层上方且所述有源层本文档来自技高网...

【技术保护点】
一种阵列基板制备方法，包括：形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；其特征在于，在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括：通过构图工艺，将所述有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。

【技术特征摘要】
1.一种阵列基板制备方法，包括:形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；其特征在于，在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括: 通过构图工艺，将所述有源层的第一区域镂空， 所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。2.根据权利要求1所述的制备方法，其特征在于，还包括在所述栅金属层上方且所述有源层下方形成栅极绝缘层的工序； 通过所述构图工艺，除将所述有源层的所述第一区域镂空外，还将栅极绝缘层对应所述第一区域的位置镂空。3.根据权利要求2所述的阵列基板，其特征在于，通过所述构图工艺还同步形成栅极绝缘层通孔，所述栅极...

【专利技术属性】
技术研发人员：张文余，谢振宇，郭建，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11