形成包含垂直纳米线的半导体结构的方法技术

一种形成包含垂直纳米线的半导体结构的方法，该方法包括提供包含基板及在该基板上方的纳米线的半导体结构。该纳米线包含第一半导体材料并且朝该基板的垂直方向延伸。在该基板上方形成材料层。该材料层环状地包围该纳米线。对于该材料层选择性地移除该纳米线的第一部分。不移除该纳米线的第二部分。该纳米线的第二部分远离该基板的远端比该材料层的表面更靠近该基板，使得该半导体结构在该纳米线的位置处有凹部。该纳米线的远端在该凹部的底部暴露。以第二半导体材料填充该凹部。该第二半导体材料的掺杂与该第一半导体材料的掺杂不同。

【技术实现步骤摘要】
形成包含垂直纳米线的半导体结构的方法
本揭示内容大致涉及集成电路的领域，且更特别的是，涉及包含垂直纳米线的集成电路。
技术介绍
集成电路通常含有大量的电路组件，特别是，包含场效晶体管的集成电路。在场效晶体管中，提供用栅极绝缘层可与信道区隔开的栅极电极，该栅极绝缘层提供栅极电极与信道区之间的电性绝缘。在信道区附近，提供源极区及漏极区。信道区、源极区和漏极区可由半导体材料形成，其中，信道区的掺杂与源极区和漏极区的掺杂不同。取决于栅极电极的外加电压，场效晶体管可在导通状态与关闭状态之间切换。场效晶体管可为平面场效晶体管，其中，源极区、信道区和漏极区可形成于半导体基板(substrate)中或形成于设在基板上方的一层半导体材料中。源极区、信道区和漏极区沿着与基板的厚度方向实质垂直的水平方向排列。在信道区上方形成栅极电极，以及在栅极电极、信道区之间可设有栅极绝缘层用以使栅极电极与信道区电性绝缘。为了增加场效晶体管的操作速度以及使含有场效晶体管的集成电路有较高的整合密度，可能需要缩减场效晶体管的尺寸。如果缩减平面场效晶体管的尺寸，则对应至晶体管的源极区与漏极区之间的距离的栅极长度也会减少。这可能导致短信道效应，包括泄露电流增加以及场效晶体管有较差的次临界斜率(sub-thresholdslope)。为了应付如果集成电路使用平面场效晶体管可能会发生的一些效能问题，已有人提议使用FinFET或者是三栅极晶体管，而不使用平面场效晶体管。在FinFET及三栅极晶体管中，将信道区及/或源极和漏极区、或部分源极和漏极区形成为鳍片，其为长形半导体组件且沿着有所述晶体管形成于其上的基板的水平方向延伸。栅极电极可形成于鳍片的两面上，以及在三栅极晶体管的情形下，也形成于所述鳍片上面，藉此设置栅极电极在鳍片的三面上。因此，施加至FinFET或三栅极晶体管的栅极电极的电压分别提供在信道区的两面或三面上，这可改善信道区的可控性。不过，类似于平面晶体管，在FinFET及三栅极晶体管中，源极、信道及漏极区沿着基板的水平方向排列，为了提供至源极和漏极区的电气接触与栅极长度而需要相对大量的空间。鉴于上述情形，提供克服或至少减少上述问题中的一些或全部的方法。特别是，本揭示内容提供可用来形成场效晶体管的方法，其中，源极、信道及漏极区沿着有所述晶体管形成于其上的基板的垂直方向排列。这允许减少场效晶体管在基板水平方向的延伸部分，而不需要缩放晶体管的栅极长度。此外，本揭示内容提供能允许形成具有可控性改良的信道的场效晶体管的方法。
技术实现思路
为供基本理解本专利技术的一些态样，提出以下简化的总结。此总结并非本专利技术的穷举式总览。它不是想要识别本专利技术的关键或重要组件或者是描绘本专利技术的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。揭示于本文的一示范方法包括提供一种半导体结构。该半导体结构包含基板与设于该基板上方的纳米线。该纳米线包含第一半导体材料而且沿着该基板的垂直方向延伸。在基板上方形成环状包围该纳米线的材料层。对于该材料层选择性地移除该纳米线的第一部分。该纳米线的第二部分不移除。该纳米线的第二部分中远离该基板的远端(distalend)比该材料层的表面更靠近该基板，使得该半导体结构在该纳米线的位置处具有凹部。该纳米线的远端在凹部的底部暴露。以第二半导体材料填充该凹部。该第二半导体材料的掺杂与该第一半导体材料的掺杂不同。揭示于本文的另一示范方法包括提供包含基板、在该基板上的介电层及在该介电层上的第一半导体层的绝缘体上覆半导体结构。减少该第一半导体层的厚度。在减少该第一半导体层的厚度之后，外延沉积第二半导体层于该第一半导体层上。该第二半导体层包含设于该第一半导体层上的第一部分以及设于该第二半导体层的该第一部分上的第二部分。该第二半导体层的第一部分的掺杂与该第二半导体层的第二部分的掺杂不同。图案化该第二半导体层的第二部分。该图案化步骤形成朝该基板的垂直方向延伸的纳米线。在该半导体层的第一部分中邻近该纳米线而且不被该纳米线覆盖的部分留在该半导体结构中。附图说明参考以下结合附图的说明可明白本揭示内容，其中，类似的组件以相同的组件符号表示，且其中：图1的示意横截面图显示处于本专利技术方法中的一阶段的半导体结构；图2的示意横截面图显示处于本专利技术方法中的一阶段的半导体结构；图3a及图3b的示意图显示处于本专利技术方法中的一阶段的半导体结构，其中，图3a为示意上视图而图3b为示意横截面图；图4的示意横截面图显示处于本专利技术方法中的一阶段的半导体结构；图5的示意横截面图显示处于本专利技术方法中的一阶段的半导体结构；图6a及图6b的示意图显示处于本专利技术方法中的一阶段的半导体结构，其中，图6a为示意上视图而图6b为示意横截面图；图7的示意横截面图显示处于本专利技术方法中的一阶段的半导体结构；图8的示意横截面图显示处于本专利技术方法中的一阶段的半导体结构；图9的示意横截面图显示处于本专利技术方法中的一阶段的半导体结构；以及图10a至图10c的示意图显示处于本专利技术方法中的一阶段的半导体结构，其中，图10a为示意上视图而图10b及图10c为示意横截面图。尽管本专利技术容易做成各种修改及替代形式，本文仍以附图为例显示几个本专利技术的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例不是想要把本专利技术限定成本文所揭示的特定形式，反而是，本专利技术是要涵盖落入由随附权利要求书定义的本专利技术精神及范畴内的所有修改、等价及替代性陈述。主要组件符号说明100半导体结构101基板102介电层103半导体层104沟槽隔离结构105半导体层106、107部分108假结构109至112间隔体113充填材料114纳米线115漏极间隔体116栅极绝缘层117栅极电极118源极间隔体119远端120半导体材料121、122虚线123源极接触层124层间电介质125源极接触窗126漏极接触窗127栅极接触窗128第一水平方向129第二水平方向130厚度方向131晶体管132、133区域。具体实施方式以下描述本专利技术的各种示范具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发即复杂又花时间，不过对本
一般技术人员而言在阅读本揭示内容后仍将是例行工作。以下充分详述数个具体实施例使得熟谙此
者能制作及使用本专利技术。应了解，基于本揭示内容显然仍有其它的具体实施例，以及在不脱离本专利技术范畴的情形下，可做出系统、结构、方法或机械改变。在以下的说明中，给出许多特定细节是为了让读者彻底了解，本专利技术。不过，显然在没有所述特定细节下仍可实施本揭示内容的具体实施例。为了避免混淆本揭示内容，因此不详细揭示一些众所周知的电路、系统配置、结构配置及工艺步骤。图1的示意横截面图根据一具体实施例显示处于方法中的一阶段的半导体结构100。半导体结构100包含可由半导体材料(例如，硅)形成的基板101。基板101分别有厚度方向130(与图1的图面垂直)或垂直方向。基板101在垂直方向130的延伸部分可小于基板101在第本文档来自技高网...

【技术保护点】
一种方法，包含：提供包含基板及在该基板上方的纳米线的半导体结构，该纳米线包含第一半导体材料并且朝该基板的垂直方向延伸；在该基板上方形成材料层，该材料层环状地包围该纳米线；对于该材料层选择性地移除该纳米线的第一部分，其中，不移除该纳米线的第二部分，该纳米线的该第二部分远离该基板的远端比该材料层的表面更靠近该基板，使得该半导体结构在该纳米线的位置具有凹部，该纳米线的该远端在该凹部的底部暴露；以及以第二半导体材料填充该凹部，该第二半导体材料的掺杂与该第一半导体材料的掺杂不同。

【技术特征摘要】
2013.01.23 US 13/747,9071.一种形成半导体结构的方法，包含：提供包含基板及在该基板上方的纳米线的半导体结构，该纳米线包含第一半导体材料并且朝该基板的垂直方向延伸；在该基板上方形成材料层，该材料层环状地包围该纳米线；对于该材料层选择性地移除该纳米线的第一部分，其中，不移除该纳米线的第二部分，该纳米线的该第二部分远离该基板的远端比该材料层的表面更靠近该基板，使得该半导体结构在该纳米线的位置具有凹部，该纳米线的该远端在该凹部的底部暴露；以及以第二半导体材料填充该凹部，该第二半导体材料的掺杂与该第一半导体材料的掺杂不同，其中，填充该凹部包含进行沉积工艺，该第二半导体材料在该沉积工艺期间被原位掺杂。2.根据权利要求1所述的方法，其中，该半导体结构进一步包含：环状地包围该纳米线的栅极电极；以及在该纳米线与该栅极电极之间的栅极绝缘层；其中，该材料层包含电性绝缘材料以及形成于该栅极电极上方。3.根据权利要求2所述的方法，其中，该半导体结构进一步包含：环状地包围该纳米线的电性绝缘第一间隔体，该第一间隔体设于设在该纳米线下方的半导体层与该栅极电极之间，该材料层形成环状地包围该纳米线的第二电性绝缘间隔体。4.根据权利要求1所述的方法，其中，形成该材料层包括：各向异性地沉积该材料层的材料，以及进行各向同性蚀刻工艺以移除该材料层的该材料在该纳米线的侧壁上的一部分。5.根据权利要求1所述的方法，其中，移除该纳米线的该第一部分包括：进行对于该材料层的材料选择性地移除该第一半导体材料的各向同性蚀刻工艺。6.一种形成半导体结构的方法，包含：提供绝缘体上覆半导体结构，包含基板、在该基板上的介电层、以及在该介电层上的第一半导体层；减少该第一半导体层的厚度；在减少该第一半导体层的厚度后，外延沉积第二半导体层于该第一半导体层上，该第二半导体层包含在该第一半导体层上的第一部分与在该第二半导体层的该第一部分上的第二部分，其中，该第二半导体层的该第一部分的掺杂与该第二半导体层的第二部分的掺杂不同；图案化该第二半导体层的该第二部分，该图案化形成朝该基板的垂直方向延伸的纳米线，其中，该第二半导体层的该第一部分中邻接该纳米线且不被该纳米线覆盖的一部分留在该半导体结构中；对于第二间隔体选择性地...

【专利技术属性】
技术研发人员：T·巴尔道夫，S·弗莱克豪斯基，T·赫尔曼，R·伊尔根，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY