在非平坦硅表面上的应力松弛缓冲层制造技术

本发明专利技术涉及在非平坦硅表面上的应力松弛缓冲层，具体提供一种形成应力松弛缓冲(SRB,Stress Relaxed Buffer)层于非平坦的或开槽的硅(Si)表面上的方法及其装置。实施例包含形成非平坦表面于硅晶圆的上表面中；外延生长低温晶种层于该硅晶圆的该非平坦表面上；沉积应力松弛缓冲层于该低温晶种层上方；以及平坦化该应力松弛缓冲层的上表面。

Stress relaxation buffer layer on non flat silicon surface

【技术实现步骤摘要】
在非平坦硅表面上的应力松弛缓冲层本申请是申请号为201610511090.X、申请日为2016年6月30日、专利技术名称为“在非平坦硅表面上的应力松弛缓冲层”的中国专利申请的分案申请。
本专利技术揭示关于半导体装置的制造。尤其，本专利技术揭示关于使用于在14纳米、10纳米、7纳米、5纳米及3纳米技术节点中制造半导体装置的应力松弛缓冲(SRB,StressRelaxedBuffer)层。
技术介绍
使用硅(Si,Silicon)晶圆时，具有不同的晶格常数(latticeconstant)及热膨胀系数(thermalcoefficient)的不同半导体材料的外延生长会造成缺陷的产生，诸如产生差排(dislocation)缺陷而接着导致不良的晶体管效能及可靠度问题。具有应力松弛缓冲层的基板，包含阶梯式(stepped)或渐变式(graded)的砷化镓(GaAs,GalliumArsenide)或硅锗(SiGe,SiliconGermanium)，是有用于达到应力松弛。然而，该应力松弛层是厚的(例如，2微米至2.5微米之间的范围)并且因此昂贵。再者，若使用中间的化学机械研磨(CMP,ChemicalMechanicalPolishing)步骤以平坦化该层及光滑化表面粗度，则在下一道外延步骤之前将会有氧化物残留物残留在顶端的风险。介电质残留物将接着降低该顶部磊晶层的品质。因此，存在着用于能够铺设薄的应力松弛缓冲层的方法及其装置的需求，该应力松弛缓冲层达到完全的应力松弛并将缺陷局部地局限在非平坦硅表面上的沟槽底部处。
技术实现思路
本专利技术揭示的一面向包含使硅晶圆的上表面非平坦化或开槽化、外延生长低温晶种层于该非平坦或开槽化的硅晶圆的表面、以及沉积(外延生长)应力松弛缓冲层于该晶种层上方。缺陷可以被局部地限制或捕捉在非平坦硅表面上的10纳米的晶种外延厚度内。本专利技术揭示的另一面向为一种装置，包含硅晶圆的非平坦上表面、于该硅晶圆的该非平坦表面上外延生长的低温晶种层、以及在该晶种层上方的应力松弛缓冲层。本专利技术揭示的另一面向包含在‘V型凹槽’凹陷的沟槽内提供＜111＞表面并且生长低温薄的外延晶种层造成有效的缺陷限制及充分的晶格参数松弛。后续的应力松弛缓冲层为充分无缺陷并且很薄，从而在外延生长通道材料之前提供良好品质的磊晶。＜111＞表面通过使晶圆非平坦化或开槽化而建立。本专利技术揭示的额外面向及其它特征将于下列描述中提出，并且其中一部分对于该
中的技术人员而言在检视下文后将会是显而易见的，或者可在实施该专利技术揭示后而得以认识本专利技术。可如同在权利要求书中特别提出者而实现及获得本专利技术揭示的优点。依据本专利技术揭示，可通过一种方法而部分达到某些技术功效，该方法包含：形成非平坦表面或V型凹槽表面于硅晶圆的上表面中；外延生长低温晶种层于该硅晶圆的该非平坦表面上；沉积应力松弛缓冲层于该低温晶种层上方；以及平坦化该应力松弛缓冲层的上表面。本专利技术揭示的面向包含使用化学机械研磨平坦化应力松弛缓冲层的上表面。其它面向包含外延生长低温晶种层于硅晶圆的非平坦表面的沟槽中。另一个面向包含外延生长该低温晶种层至10纳米至40纳米的厚度。额外面向包含具有小于200纳米的深度的锥体。其它面向包含低温晶种层，其包含锗(Ge)、磷化铟(InP)或砷化镓(GaAs)。又一个面向包含于低温晶种层上方以200纳米至300纳米的厚度外延生长应力松弛缓冲层，其中该应力松弛缓冲层包含硅锗(SiGe)、砷化铟镓(InGaAs)或磷砷化镓铟(GaxIn1-xAsyP1-y)。额外面向包含形成该非平坦表面于该硅晶圆的上表面上，包含通过蚀刻形成锥体于该硅晶圆的上表面中，其中该锥体具有低于200纳米的高度。另一个面向包含具有硅＜111＞表面的锥体。额外面向包含在晶圆的顶部上的平行的V型凹槽。本专利技术揭示的另一面向是一种方法，包含：形成非平坦表面于硅晶圆的上表面中，其中该非平坦表面包含硅＜111＞表面；外延生长低温晶种层于该硅晶圆的非平坦表面上，该低温晶种层包含锗、磷化铟或砷化镓；于该低温晶种层上方以200纳米至300纳米的厚度外延生长应力松弛缓冲层，其中该应力松弛缓冲层包含硅锗(SiGe)、砷化铟镓(InGaAs)或磷砷化镓铟(GaxIn1-xAsyP1-y)；以及平坦化该应力松弛缓冲层的上表面。本专利技术的面向包含外延生长低温晶种层至10纳米至40纳米的厚度。另一面向包含使用化学机械研磨平坦化应力松弛缓冲层的上表面。额外面向包含通过形成锥体或V型凹槽于硅晶圆的上表面中而形成非平坦表面于该硅晶圆的上表面上。本专利技术揭示的另一面向为一种装置，包含：具有非平坦上表面的硅晶圆；沉积在该硅晶圆的非平坦表面上的外延生长的低温晶种层；以及沉积在该低温晶种层上方的应力松弛缓冲层。本专利技术的面向包含具有10纳米至40纳米的厚度的外延生长的低温晶种层。又一面向包含硅晶圆的非平坦表面，该硅晶圆包含具有硅＜111＞表面的锥体或具有硅＜111＞表面的V型凹槽。其它面向包含低温晶种层，其含有锗、磷化铟或砷化镓。额外面向包含应力松弛缓冲层，其包含硅锗(SiGe)、砷化铟镓(InGaAs)或磷砷化镓铟(GaxIn1-xAsyP1-y)。本专利技术揭示的额外面向及技术功效对该
中的技术人员而言，通过下文的实施方式将立即变得显而易见，其中本专利技术揭示的实施例仅通过用以实施本专利技术所考量的最佳模式而做说明。将可以了解的是，本专利技术揭示能够适用于其它及不同的实施例，并且其数项细节能够以各种显而易见的面向而做修正，所有修正不违背本专利技术揭示。因此，图式及说明在本质上应视为例示性，而非限制性。附图说明本专利技术揭示以例示性而非限制性的方式通过随附图式中的范例做说明，其中相同的元件符号意指类似的元件，并且其中：图1、图2A、图4及图5依据例示实施例概要性说明用以在非平坦硅晶圆上产生应力松弛缓冲层的制程流程的横截面视图。图2B为非平坦硅晶圆表面的扫描式电子显微镜影像。图2C为形成于硅晶圆表面中的锥体形状的图式。图3为具有V型凹槽的沟槽所形成的硅晶圆表面的透视图式。附图标记说明101硅晶圆103上表面201锥体形状203尖峰205沟槽301V型凹槽401低温晶种层501应力松弛缓冲层503上表面。具体实施方式在下列叙述中，为了说明的目的，提出许多特定的细节以提供对例示性实施例的完整了解。然而，例示性实施例显然也可以在不具有这些特定细节或具有等同的配置下而实施。在其它例子中，众所周知的结构及装置以方块图形式而显示以避免非必要地混淆例示性实施例。此外，除非另外指示，所有使用于本说明书及权利要求书中的数字表示的数量、比例及组成成分的数值化性质、反应条件及等等，应理解为通过术语"大约(about)"而在所有例子中做修饰。本专利技术揭示解决当在硅晶圆上生长半导体材料(诸如应力松弛缓冲层)时产生差排缺陷的当前问题。依据本专利技术揭示的实施例的方法包含：在硅晶圆的上表面中形成非平坦的本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，该方法包括：/n在硅(Si)晶圆的上表面中形成非平坦表面或V型凹槽表面，其中，在该硅晶圆的该上表面上形成该非平坦表面或V型凹槽表面的步骤包含：/n通过蚀刻随机形成锥体在该硅晶圆的该上表面中；/n于温度范围在400℃及700℃之间在该硅晶圆的该非平坦表面上外延生长低温晶种层；/n沉积应力松弛缓冲(SRB)层在该低温晶种层上方，以便将缺陷局部地限制在该非平坦表面或V型凹槽表面上的该锥体的沟槽的底部处；以及/n平坦化该应力松弛缓冲层的上表面。/n

【技术特征摘要】
20150713 US 14/797,5311.一种制造半导体装置的方法，该方法包括：
在硅(Si)晶圆的上表面中形成非平坦表面或V型凹槽表面，其中，在该硅晶圆的该上表面上形成该非平坦表面或V型凹槽表面的步骤包含：
通过蚀刻随机形成锥体在该硅晶圆的该上表面中；
于温度范围在400℃及700℃之间在该硅晶圆的该非平坦表面上外延生长低温晶种层；
沉积应力松弛缓冲(SRB)层在该低温晶种层上方，以便将缺陷局部地限制在该非平坦表面或V型凹槽表面上的该锥体的沟槽的底部处；以及
平坦化该应力松弛缓冲层的上表面。


2.根据权利要求1所述的方法，其中该平坦化包括：
以化学机械研磨(CMP)平坦化该应力松弛缓冲层的该上表面。


3.根据权利要求1所述的方法，还包括：
外延生长该低温晶种层至10纳米至40纳米的厚度。


4.根据权利要求1所述的方法，其中，该锥体具有低于200纳米的深度。


5.根据权利要求1所述的方法，其中，该低温晶种层包括锗(Ge)、磷化铟(InP)或砷化镓(GaAs)。


6.根据权利要求1所述的方法，还包括：
在...

【专利技术属性】
技术研发人员：B·J·帕夫拉克，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY