【技术实现步骤摘要】
本专利技术属于功率半导体器件制造
，涉及一种垂直双扩散金属氧化物半导体场效应管及其制作方法。
技术介绍
垂直双扩散金属氧化物半导体场效应管(VDMOS)因具有开关损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性等优点，被越来越广泛地应用在模拟电路和驱动电路中，尤其是高压功率部分。如图1所示，为传统的VDMOS器件的结构剖面图，包括N型半导体衬底101，位于衬底101上方的漂移层102，位于漂移层102表面的栅极G，栅极G包括栅氧化层105及依次位于栅氧化层105上方的多晶硅层106和栅极金属层107，位于栅极G两侧漂移层102内的P型阱区103，位于P型阱区103内的N型源区104，位于N型源区104表面的源极金属层108以及位于衬底100背面的漏极金属层109。传统的VDMOS器件的导通电阻主要是漂移层102的电阻，漂移层102的耐压能力由其厚度和掺杂浓度决定。为了降低导通电阻，需要减薄VDMOS漂移层102的厚度，或者提高漂移层102的掺杂浓度，但这会导致VDMOS耐压的降低。传统的VDMOS的导通电阻随耐压的增长受硅极限的限制，称为“硅限”，导通电阻随着耐压成2.5次方的关系增加。由此可见，传统VDMOS器件具有导通电阻高的缺陷。
技术实现思路
鉴于此，本专利技术提供了一种垂直双扩散金属氧化物半导体场效应管及其制作方法，以降低器件的导通电阻。为实现上述目的，本专利技术采用如...
【技术保护点】
一种垂直双扩散金属氧化物半导体场效应管的制作方法，其特征在于，包括如下步骤：提供第一导电类型衬底；在所述第一导电类型衬底上方形成第一外延层，所述第一外延层的导电类型为第一导电类型，所述第一外延层具有第一电阻率；在所述第一外延层上方形成交替相间的第一导电类型柱区和第二导电类型柱区，所述第二导电类型柱区位于所述第一导电类型柱区的两侧，所述第一导电类型柱区具有第二电阻率，所述第二电阻率小于所述第一电阻率；在所述第一导电类型柱区上方形成第三外延层，所述第三外延层的导电类型为第一导电类型，所述第三外延层具有第三电阻率，以及在所述第二导电类型柱区上方形成第二导电类型阱区，所述第二导电类型阱区与所述第二导电类型柱区相连，所述第三电阻率等于所述第二电阻率；在所述第三外延层上表面形成栅极区；在所述第二导电类型阱区内形成第一导电类型源区；在所述栅极区上方形成栅极金属层，在所述第一导电类型源区上方形成源极金属层，在所述第一导电类型衬底下方形成漏极金属层。
【技术特征摘要】
1.一种垂直双扩散金属氧化物半导体场效应管的制作方法，其特征在
于，包括如下步骤：
提供第一导电类型衬底；
在所述第一导电类型衬底上方形成第一外延层，所述第一外延层的导电类
型为第一导电类型，所述第一外延层具有第一电阻率；
在所述第一外延层上方形成交替相间的第一导电类型柱区和第二导电类型
柱区，所述第二导电类型柱区位于所述第一导电类型柱区的两侧，所述第一导
电类型柱区具有第二电阻率，所述第二电阻率小于所述第一电阻率；
在所述第一导电类型柱区上方形成第三外延层，所述第三外延层的导电类
型为第一导电类型，所述第三外延层具有第三电阻率，以及在所述第二导电类
型柱区上方形成第二导电类型阱区，所述第二导电类型阱区与所述第二导电类
型柱区相连，所述第三电阻率等于所述第二电阻率；
在所述第三外延层上表面形成栅极区；
在所述第二导电类型阱区内形成第一导电类型源区；
在所述栅极区上方形成栅极金属层，在所述第一导电类型源区上方形成源
极金属层，在所述第一导电类型衬底下方形成漏极金属层。
2.根据权利要求1所述的制作方法，其特征在于，所述第一外延层的厚
度为10～30微米，所述第一电阻率为5～20欧姆·厘米，所述第一导电类型柱
区的厚度为15～40微米，所述第二电阻率为2～10欧姆·厘米。
3.根据权利要求1所述的制作方法，其特征在于，所述第三外延层的厚度
为5～10微米，所述第三外延层的掺杂离子类型和掺杂浓度与所述第一导电类
型柱区相同。
4.根据权利要求1所述的制作方法，其特征在于，所述形成交替相间的
\t第一导电类型柱区和第二导电类型柱区的方法为多次外延法或深槽外延法。
5.根据权利要求1至4任一项所述的制作方法，其特征在于，所述第一导
电类型为N型，所述第二导电类型为...
【专利技术属性】
技术研发人员：孙晓儒，周宏伟，阮孟波，
申请(专利权)人：无锡华润华晶微电子有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。