具有硅侧壁间隔件的金属栅极制造技术

方法包括在电介质中形成开口以呈现突出的半导体鳍，在突出的半导体鳍的侧壁和顶面上形成栅极电介质，以及在栅极电介质上方形成导电扩散阻挡层。导电扩散阻挡层延伸至开口内。该方法还包括形成位于导电扩散阻挡层上方并且延伸至开口内的硅层，以及对硅层实施干蚀刻以去除硅层的水平部分和垂直部分。在干蚀刻之后，形成位于导电扩散阻挡层上方并且延伸至开口内的导电层。本发明专利技术的实施例还涉及具有硅侧壁间隔件的金属栅极。

【技术实现步骤摘要】
优先权声明和交叉引用本申请要求2014年10月17日提交的标题为“MethodofFormingaGateElectrodeforTransistor”的以下临时提交的美国专利申请第62/065，191号的权益，其全部内容结合于此作为参考。
本专利技术的实施例涉及集成电路器件，更具体地，涉及具有硅侧壁间隔件的金属栅极。
技术介绍
金属氧化物半导体(MOS)器件是集成电路中的基建元件。现有的MOS器件通常具有包括多晶硅的栅电极，使用诸如离子注入或热扩散的掺杂操作使多晶硅掺杂有p型或n型杂质。栅电极的功函数可以调整为硅的带边。对于n型金属氧化物半导体(NMOS)器件，功函数可以调整为接近硅的导电带。对于p型金属氧化物半导体(PMOS)器件，功函数可以调整为接近硅的价带。可以通过选择适当的杂质实现调整多晶硅栅电极的功函数。具有多晶硅栅电极的MOS器件展示出载流子耗尽效应，载流子耗尽效应也称为多晶硅耗尽效应。当施加的电场从接近栅极电介质的栅极区清除载流子时，发生多晶硅耗尽效应，从而形成耗尽层。在n掺杂的多晶硅层中，耗尽层包括离子化的非移动供体位点，其中，在p掺杂的多晶硅层中，耗尽层包括离子化的非移动受体位点。耗尽效应导致有效栅极电介质厚度的增加，从而使得在半导体的表面处更加难以产生反型层。可以通过形成金属栅电极来解决多晶硅耗尽问题，其中，用于NMOS器件和PMOS器件的金属栅极也可以具有带边功函数。因此，产生的金属栅极包括多个层以适合于NMOS器件和PMOS器件的需求。
技术实现思路
本专利技术的实施例提供了一种方法，包括：在电介质中形成开口以呈现突出的半导体鳍；在所述突出的半导体鳍的侧壁和顶面上形成栅极电介质；在所述栅极电介质上方形成导电扩散阻挡层，其中，所述导电扩散阻挡层延伸至所述开口内；形成位于所述导电扩散阻挡层上方并且延伸至所述开口内的硅层；对所述硅层实施干蚀刻以去除所述硅层的水平部分和垂直部分；以及在所述干蚀刻之后，形成位于所述导电扩散阻挡层上方并且延伸至所述开口内的导电层。本专利技术的另一实施例提供了一种方法，包括：去除伪栅极堆叠件以在层间电介质中形成开口；在所述开口中的突出的半导体鳍的侧壁和顶面上形成栅极电介质；在所述栅极电介质上方形成导电扩散阻挡层，其中，所述导电扩散阻挡层延伸至所述开口内；形成位于所述导电扩散阻挡层上方并且延伸至所述开口内的多晶硅层；对所述多晶硅层和所述栅极电介质实施退火；在所述退火之后，对所述多晶硅层实施各向异性蚀刻以在所述开口的拐角处形成多晶硅拐角间隔件，其中，形成聚合物以覆盖所述多晶硅拐角间隔件；蚀刻所述聚合物，其中，所述多晶硅拐角间隔件在所述蚀刻之后保留；以及在所述各向异性蚀刻之后，在所述导电扩散阻挡层和所述多晶硅拐角间隔件上方形成导电层。本专利技术的又一实施例提供了一种器件，包括：隔离区；突出的半导体鳍，位于所述隔离区的顶面上方；以及栅极堆叠件，位于所述突出的半导体鳍的顶面和侧壁上，其中，所述栅极堆叠件包括：栅极电介质；导电扩散阻挡层，位于所述栅极电介质上方；硅拐角间隔件，位于所述导电扩散阻挡层上方，其中，所述硅拐角间隔件位于所述导电扩散阻挡层的底部拐角处；以及导电层，位于所述硅拐角间隔件上方并且与所述硅拐角间隔件接触，其中，所述导电扩散阻挡层、所述硅拐角间隔件和所述导电层形成栅电极的部分。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图15A示出了根据一些实施例的在鳍式场效应晶体管(FinFET)的形成中的中间阶段的截面图；图15B示出了根据一些实施例的FinFET的另一截面图，其中，从FinFET的沟道长度方向获得截面图；图16示出了根据一些实施例的FinFET的部分的顶视图；以及图17示出了根据一些实施例的用于形成FinFET的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…下面”、“在…下方”、“下部”、“在…上面”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。根据各个示例性实施例，提供了鳍式场效应晶体管(FinFET)及其形成方法。示出了形成FinFET的中间阶段。讨论了实施例的变化。贯穿各个视图和说明性实施例，相同的参考标号用于标示相同的元件。图1至图15A示出了根据一些实施例的在FinFET的形成中的中间阶段的截面图。在如图17所示的工艺流程图中也示意性地示出了图1至图15A中示出的步骤。在随后的讨论中，参照图17中的工艺步骤讨论图1至图15A中示出的工艺步骤。图1示出了初始结构的立体图。初始结构包括晶圆100，晶圆100进一步包括衬底20。衬底20可以是半导体衬底，半导体衬底可以进一步为硅衬底、硅锗衬底或由其他半导体材料形成的衬底。衬底20可以掺杂有p型杂质或n型杂质。诸如浅沟槽隔离(STI)区的隔离区22可以形成为从衬底20的顶面延伸至衬底20内，其中，衬底20的顶面是晶圆100的主要表面100A。位于相邻的STI区22之间的衬底20的部分称为半导体鳍24。半导体鳍24的顶面和STI区22的顶面可以基本上彼此齐平。STI区22可以包括可以使用例如高密度等离子体(HDP)化学汽相沉积(CVD)形成的氧化硅。STI区22也可以包括由可流动化学汽相沉积(FCVD)、旋涂等形成的氧化物。参照图2，使STI区22凹进，从而使得半导体鳍24的顶部高于STI区22的本文档来自技高网...

【技术保护点】
一种方法，包括：在电介质中形成开口以呈现突出的半导体鳍；在所述突出的半导体鳍的侧壁和顶面上形成栅极电介质；在所述栅极电介质上方形成导电扩散阻挡层，其中，所述导电扩散阻挡层延伸至所述开口内；形成位于所述导电扩散阻挡层上方并且延伸至所述开口内的硅层；对所述硅层实施干蚀刻以去除所述硅层的水平部分和垂直部分；以及在所述干蚀刻之后，形成位于所述导电扩散阻挡层上方并且延伸至所述开口内的导电层。

【技术特征摘要】
2014.10.17 US 62/065,191;2015.07.16 US 14/801,3191.一种方法，包括：
在电介质中形成开口以呈现突出的半导体鳍；
在所述突出的半导体鳍的侧壁和顶面上形成栅极电介质；
在所述栅极电介质上方形成导电扩散阻挡层，其中，所述导电扩散阻
挡层延伸至所述开口内；
形成位于所述导电扩散阻挡层上方并且延伸至所述开口内的硅层；
对所述硅层实施干蚀刻以去除所述硅层的水平部分和垂直部分；以及
在所述干蚀刻之后，形成位于所述导电扩散阻挡层上方并且延伸至所
述开口内的导电层。
2.根据权利要求1所述的方法，其中，所述干蚀刻是各向异性的。
3.根据权利要求1所述的方法，其中，用包括蚀刻气体和沉积气体的
工艺气体实施所述干蚀刻。
4.根据权利要求3所述的方法，其中，所述沉积气体包括含碳和氢的
气体。
5.根据权利要求1所述的方法，还包括：
在所述干蚀刻之后和在形成所述导电层之前，实施湿蚀刻以去除在所
述干蚀刻中形成的聚合物，其中，所述聚合物沉积在所述开口的底部拐角
处。
6.根据权利要求1所述的方法，其中，在所述干蚀刻之后，所述硅层
包括保留在所述开口的底部拐角处的硅拐角间隔件。
7.根据权利要求6所述的方法，其中，所述导电扩散阻挡层和所述导
电层均与所述硅拐角间隔件物理接触。
8.一种方法，包括：
去除伪栅极堆叠件以在层间电介质中形成开口...

【专利技术属性】
技术研发人员：方文翰，巫柏奇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71