【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路制造方法,特别是涉及一种具有屏蔽栅(ShieldGateTrench,SGT)的沟槽栅功率器件的制造方法。
技术介绍
如图1A至图1F所示,是现有具有屏蔽栅的沟槽栅功率器件的制造方法各步骤中的器件结构示意图;这种方法是采用自下而上的方法形成具有屏蔽栅的沟槽栅结构,包括如下步骤:步骤一、如图1A所示,提供一半导体衬底如硅衬底101;在半导体衬底101的表面形成硬质掩模层102,硬质掩模层102能采用氧化层,或采用氧化层加氮化层。之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域,之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。步骤二、如图1B所示,在深沟槽103的侧面和底部表面形成氧化层104。步骤三、如图1C所示,在所述深沟槽103中填充源多晶硅,该源多晶硅即为作为屏蔽栅的多晶硅。步骤四、如图1D所示,将深沟槽103顶部区域的氧化层104去除。步骤五、如图1E所示,形成栅氧化层和多晶硅栅106。多晶硅栅106即为沟槽栅。步骤六、如图1F所示,形成阱区107,源区108,阱区接触区109,层间膜110,接触孔111,正面金属层112,对正面金属层112光刻分别形成源极和栅极,其中源极通过接触孔和底部的源区108、阱区接触区109以及源多晶硅105接触,栅极通过接触孔和多晶硅栅106接触。之后形成在半导体衬底101的背面形成漏区和背面 ...
【技术保护点】
一种具有屏蔽栅的沟槽栅功率器件的制造方法,其特征在于,包括如下步骤:步骤一、提供一半导体衬底,在所述半导体衬底表面形成硬质掩模层,采用光刻工艺定义出栅极形成区域,采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层去除;步骤二、以刻蚀后的所述硬质掩模层为掩模对所述半导体衬底进行第一次各向异性刻蚀形成沟槽,在所述第一次各向异性刻蚀之后进行对所述半导体衬底进行第二次各向同性刻蚀,所述第二次各向同性刻蚀将所述沟槽的宽度刻蚀到大于所述硬质掩模层所定义的开口宽度;步骤三、在所述沟槽的侧面和底部表面依次形成栅介质层和多晶硅栅,位于所述沟槽两个侧面的所述多晶硅栅之间具有间距,所述多晶硅栅也延伸到所述沟槽外的所述硬质掩模层表面;步骤四、对所述多晶硅栅进行回刻,该回刻工艺将所述沟槽底部表面和所述沟槽外部的所述硬质掩模层表面的所述多晶硅栅去除,所述回刻工艺后所述沟槽侧面的所述多晶硅栅保留;步骤五、以所述硬质掩模层为掩模对所述沟槽底部的所述半导体衬底进行第三次各向异性刻蚀形成深沟槽;步骤六、在所述深沟槽的侧面和底部表面以及所述多晶硅栅的侧面同时形成第一氧化层;步骤七、进行源多晶硅生长,所述源多晶硅将形成有所述第一 ...
【技术特征摘要】
1.一种具有屏蔽栅的沟槽栅功率器件的制造方法,其特征在于,包括如下步骤:
步骤一、提供一半导体衬底,在所述半导体衬底表面形成硬质掩模层,采用光刻
工艺定义出栅极形成区域,采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层去
除;
步骤二、以刻蚀后的所述硬质掩模层为掩模对所述半导体衬底进行第一次各向异
性刻蚀形成沟槽,在所述第一次各向异性刻蚀之后进行对所述半导体衬底进行第二次
各向同性刻蚀,所述第二次各向同性刻蚀将所述沟槽的宽度刻蚀到大于所述硬质掩模
层所定义的开口宽度;
步骤三、在所述沟槽的侧面和底部表面依次形成栅介质层和多晶硅栅,位于所述
沟槽两个侧面的所述多晶硅栅之间具有间距,所述多晶硅栅也延伸到所述沟槽外的所
述硬质掩模层表面;
步骤四、对所述多晶硅栅进行回刻,该回刻工艺将所述沟槽底部表面和所述沟槽
外部的所述硬质掩模层表面的所述多晶硅栅去除,所述回刻工艺后所述沟槽侧面的所
述多晶硅栅保留;
步骤五、以所述硬质掩模层为掩模对所述沟槽底部的所述半导体衬底进行第三次
各向异性刻蚀形成深沟槽;
步骤六、在所述深沟槽的侧面和底部表面以及所述多晶硅栅的侧面同时形成第一
氧化层;
步骤七、进行源多晶硅生长,所述源多晶硅将形成有所述第一氧化层的所述深沟
槽和所述沟槽完全填充。
2.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法,其特征在于:
步骤四所述回刻工艺后位于所述沟槽两个侧面的所述多晶硅栅之间的间距大于等于
所述硬质掩模层所定义的开口宽度。
3.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法,其特征在于:
步骤七之后,还...
【专利技术属性】
技术研发人员:缪进征,颜树范,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。