用于避免HKMG工艺中的IL重复生长的方法技术

本公开内容致力于解决目前在形成了HKMG叠层之后IL中氧累积的问题。提供了一种通过在多个HK层之间形成至少一个钛(Ti)层来制造高k/金属栅极半导体器件的制造方法。还提供了一种在多个HK层之间包括至少一个TiO

Method for avoiding repeated growth of IL in HKMG process

The present disclosure addresses the problem of Oxygen Accumulation in IL after the formation of a HKMG stack. A method of manufacturing a high k/ metal gate semiconductor device by forming at least one titanium (Ti) layer between a plurality of HK layers is provided. There is also provided between at least one TiO among a plurality of HK layers

【技术实现步骤摘要】
用于避免HKMG工艺中的IL重复生长的方法
本专利技术涉及半导体工艺与器件。
技术介绍
自从早年德州仪器的JackKilby博士专利技术了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多专利技术和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。华力微电子有限公司TM是致力于半导体器件和工艺研发的领先的半导体制造公司之一。在制造典型栅极尺寸小于50nm的晶体管时，所谓的“高k/金属栅极”(HKMG)技术已经普及。根据HKMG制造工艺流程，包括在栅电极中的绝缘层由高k材料构成。这与常规的氧化物/多晶硅(poly/SiON)方法相反，在常规的氧化物/多晶硅方法中，栅电极绝缘层通常由氧化物构成，在基于硅的器件情况下优选二氧化硅或氮氧化硅。目前，有两种不同的方法在半导体制造工艺流程中实现HKMG。第一种方法称为栅极-首先，制造工艺流程类似于传统poly/SiON方法过程中采取的流程。首先形成栅电极，包括高k电介质膜和功函数金属膜，继之以后续的晶体管制造阶段，例如，源极区域和漏极区域的限定、部分衬底表面的硅化、金属化等等。另一方面，根据也称之为栅极-最后或替换栅极的第二种方案，在存在牺牲虚栅极的情况下执行各个制造阶段，诸如掺杂剂离子注入、源极区域和漏极区域形成以及衬底硅化。该虚栅极在高温源极/漏极成型以及所有硅化物退火周期都已执行之后由真实的栅极替代。
技术实现思路
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。根据本专利技术的一方面，提供了一种半导体器件，包括：衬底，该衬底包括硅材料；以及形成在该衬底上的栅极电极叠层，该栅极电极叠层包括：形成于该衬底的上表面上的界面层，形成于该界面层上的第一高k介电层；形成于该第一高k介电层上的钛层，以及形成于该钛层上的第二高k介电层。根据本专利技术的另一方面，提供了一种用于制造高k金属栅极的方法，该方法包括：形成衬底，该衬底包括硅材料；以及在该衬底上形成栅极电极叠层，形成该栅极电极叠层包括：在该衬底的上表面上形成界面层，在该界面层上形成第一高k介电层，在该第一高k介电层上形成钛层，以及在该钛层上形成第二高k介电层。附图说明图1示意性地示出了根据本公开内容的示例性实施例中栅极-首先HKMG制造阶段的半导体结构的横截面视图。图2A示出了用于制造图1所示的HKMG器件的示例性工艺流程。图2B显示在制造了图2A中所示的栅极结构之后图2A中所示的Ti层被氧化。图3显示可在根据本公开内容的高k/金属栅极结构中的HK层内形成多于一层的TiO2层。图4示意性地示出了根据本公开内容的示例性实施例中栅极-最后HKMG制造阶段的半导体结构的横截面视图。图5A示出用于制造图4中所示的栅极结构的制造工艺可以始于移除虚多晶栅极。图5B显示在移除虚多晶栅极之后，制造工艺可行进至沉积各种材料以形成图4所示的绝缘层。图5C显示图5B所示的Ti层被氧化以形成类似于图2B所示的TiO2层的TiO2层。参照以下附图，可实现对各个实施例的本质和优点的进一步理解。在附图中，类似组件或特征可具有相同的附图标记。此外，相同类型的各个组件可通过在附图标记后跟随破折号以及在类似组件间进行区分的副标记来区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的任何一个类似组件而不管副附图标记。具体实施方式本公开内容涉及用于半导体的高k/金属栅极(HKMG)叠层的制造，尤其涉及降低该HKMG叠层形成之后O2向IL中的扩散。给出以下描述以使得本领域技术人员能够实施和使用本专利技术并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本专利技术并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。在以下详细描述中，阐述了许多特定细节以提供对本专利技术的更透彻理解。然而，对于本领域技术人员显而易见的是，本专利技术的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本专利技术。请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。而且，权利要求中未明确表示用于执行特定功能的装置、或用于执行特定功能的步骤的任意组件皆不应被理解为如35USC第112章节第6段中所规定的装置或步骤条款。特别地，在此处的权利要求中使用“….的步骤”或“….的动作”并不表示涉及35USC第112章第6段的规定。注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。典型的HKMG叠层结构可包含基于氧化硅的界面层(IL)、高k(HK)电介质、继之以金属栅电极。基于铪的电介质(特别是HfO2)是当前CMOS技术中最广泛使用的高k电介质，且通常沉积在IL的顶端，IL的主要作用是为与Si的界面提供良好电气质量。一般采用亚纳米的化学氧化物(SiOx)或氮氧化物(SiON)层作为IL。一旦在HKMG过程中开始沉积，由于在HfO2沉积过程中氧(O)被释放并扩散至Si，富含SiO2的IL可生长得更厚。此O释放形成厚底界面SiOx，SiOx可导致IL的厚度和Tinv增大。这会严重限制尺寸减小。另外，HK层也是较差的对抗空气中的氧的屏障，因此空气中的氧也会被释放到IL以导致IL生长得更厚。作为改进，可在HK层之顶部上执行解耦等离子体氮化(DPN)工艺以形成能够阻止空气中氧的扩散的金属氮化物。然而，此工艺无法补救上述来自HK层的氧释放，因此无法停止上述IL生长。作为另一种改进，在HK层顶上生长Ti金属以阻止来自空气的氧的扩散以及屏蔽HK层的表面上的离子和载流子以阻止漏电。然而，Ti金属也无法补救来自HK层内部的氧释放。本公开内容致力于解决目前在形成了HKMG叠层之后IL中氧累积的问题。本公开内容的一个方面是一种通过在多个HK层之间形成至少一个钛(Ti)层来制造高k/金属栅极半导体器件的方法。本公开内容的另一方面是一种在多个HK层之间包括至少一个TiO2层的高k/金本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，所述衬底包括硅材料；以及形成在所述衬底上的栅极电极叠层，所述栅极电极叠层包括：形成于所述衬底的上表面上的界面层，形成于所述界面层上的第一高k介电层；形成于所述第一高k介电层上的钛层，以及形成于所述钛层上的第二高k介电层。

【技术特征摘要】
1.一种半导体器件，包括：衬底，所述衬底包括硅材料；以及形成在所述衬底上的栅极电极叠层，所述栅极电极叠层包括：形成于所述衬底的上表面上的界面层，形成于所述界面层上的第一高k介电层；形成于所述第一高k介电层上的钛层，以及形成于所述钛层上的第二高k介电层。2.如权利要求1所述的半导体器件，其特征在于，所述栅极电极叠层是使用高k金属栅极栅极-首先工艺形成的。3.如权利要求1所述的半导体器件，其特征在于，所述栅极电极叠层是使用高k金属栅极栅极-最后工艺形成的。4.如权利要求1所述的半导体器件，其特征在于，所述第一高k介电层被表征为厚度小于1nm。5.如权利要求1所述的半导体器件，其特征在于，所述第二高k介电层被表征为厚度小于1nm。6.如权利要求1所述的半导体器件，其特征在于，所述第二高k介电层被表征为厚度小于所述第一高k介电层的厚度。7.如权利要求1所述的半导体器件，其特征在于，所述第一高k介电层和所述第二高k介电层被表征为组合厚度小于2nm。8.如权利要求1所述的半导体器件，其特征在于，所述钛层包括TiO2。9.如权利要求1所述的半导体器件，其特征在于，所述钛层包括钛合金。10...

【专利技术属性】
技术研发人员：刘英明，鲍宇，周海锋，方精训，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31