本发明专利技术提供一种垂直双扩散金属氧化物半导体场效应管的制造方法。该方法包括：在氮化硅层表面淀积绝缘层；在设定温度下对所述绝缘层进行回流处理，所述设定温度小于漏源软击穿的阈值温度。本发明专利技术提供的垂直双扩散金属氧化物半导体场效应管的制造方法，在小于漏源软击穿的阈值温度的设定温度下对绝缘层进行回流处理，通过降低回流处理时的温度，使得源区横向扩散的距离变短，体区的有效沟道长度变长，降低了器件体区/外延层漂移区结反向偏置状态下体区耗尽层穿通到源区的风险，达到解决器件漏源软击穿的目的。且该方法对器件的其余电性参数基本无影响，避免了人力物力的浪费。
【技术实现步骤摘要】
本专利技术涉及半导体器件制造
，尤其涉及一种垂直双扩散金属氧化物半导 体场效应管的制造方法。
技术介绍
垂直双扩散金属氧化物半导体场效应管（VerticalDouble-diffusionMetal OxideSemiconductor，简称VDM0S)兼具双极性晶体管和金属氧化物半导体场效应管 (MetalOxideSemiconductor,简称M0S)的优点，具有接近无限大的静态输入阻抗和非常 快的开关时间，因此无论是开关应用还是线性应用，都是理想的功率器件。 图1为垂直双扩散金属氧化物半导体场效应管的结构示意图，如图1所示，包括： 衬底11、设置在衬底11表面的外延层12、设置在外延层12表面且部分被刻蚀的栅氧化层 13、设置在栅氧化层13表面且部分被刻蚀的多晶硅层14、设置在外延层12内的体区15、设 置在体区15中的源区16、设置在多晶硅层14表面且部分被刻蚀的氮化硅层17、设置在体 区15中的接触区18、设置在氮化硅层17表面且部分被刻蚀的绝缘层19和设置在绝缘层 19表面且厚度能够填满栅氧化层13、氮化硅层17和绝缘层19被刻蚀区域的金属层20。 漏源软击穿是VDM0S器件在开发过程中经常遇到的问题。目前，在工艺上主要通 过提高体区的注入剂量或者增加体区的驱入时间来解决VDM0S器件漏源软击穿的问题。 但现有技术在解决VDM0S器件漏源软击穿的同时，会引起VDM0S器件其余电性参 数发生较大的变化，这些电性参数后续需要多次实验进行调整才能回到目标值，浪费大量 的人力物力。
技术实现思路
本专利技术提供一种，用以解决现 有技术中存在的在解决VDM0S器件漏源软击穿的同时，会引起VDM0S器件其余电性参数发 生较大的变化，而这些电性参数回到目标值浪费大量的人力物力的问题。 本专利技术提供了一种，包括： 在氮化硅层表面淀积绝缘层； 在设定温度下对所述绝缘层进行回流处理，所述设定温度小于漏源软击穿的阈值 温度。。 本专利技术提供的，在小于漏源软 击穿的阈值温度的设定温度下对绝缘层进行回流处理，通过降低回流处理时的温度，使得 源区横向扩散的距离变短，体区的有效沟道长度变长，降低了器件体区/外延层漂移区结 反向偏置状态下体区耗尽层穿通到源区的风险，达到解决器件漏源软击穿的目的。且该方 法对器件的其余电性参数基本无影响，避免了人力物力的浪费。【附图说明】 图1为垂直双扩散金属氧化物半导体场效应管的结构示意图；图2为本专利技术提供的一个实 施例的流程示意图； 图3为图2所示实施例中在衬底表面形成外延层的结构示意图； 图4为图2所示实施例中在外延层表面形成栅氧化层的结构示意图； 图5为图2所示实施例中在栅氧化层表面形成多晶硅层的结构示意图； 图6为图2所示实施例中对多晶硅层进行刻蚀处理的结构示意图； 图7为图2所示实施例中在外延层中形成体区的结构示意图； 图8为图2所示实施例中对体区进行驱入处理的结构示意图； 图9为图2所示实施例中在体区中形成源区的结构示意图； 图10为图2所示实施例中在未被刻蚀的多晶硅层表面形成氮化硅层的结构示意 图； 图11为图2所示实施例中在体区中形成接触区的结构示意图； 图12为图2所示实施例中在氮化娃层表面形成绝缘层的结构示意图； 图13为图2所示实施例中对绝缘层进行回流处理的结构示意图； 图14为图2所示实施例中对栅氧化层、氮化硅层和回流处理后的绝缘层进行刻蚀 处理的结构示意图。【具体实施方式】 下面通过具体的实施例及附图，对本专利技术的技术方案做进一步的详细描述。 图2为本专利技术提供的一个实 施例的流程示意图。如图2所示，该方法具体可以包括： S201，在氮化硅层表面淀积绝缘层。 S202,在设定温度下对绝缘层进行回流处理，设定温度小于漏源软击穿的阈值温 度。 参照图1，本领域技术人员可以理解的是，在步骤S201之前，还包括以下在衬底11 上依次形成外延层12、栅氧化层13、多晶娃层14、体区15、源区16、氮化娃层17和接触区 18的步骤S101~S109 : S101，在第一导电类型的衬底的表面生长第一导电类型的外延层。 具体的，图3为图2所示实施例中在衬底表面形成外延层的结构示意图。如图3 所示，第一导电类型可以为N型或P型，例如在第一导电类型（N型）的衬底11的表面生长 第一导电类型（N型）的外延层12。 S102,在第一导电类型的外延层的表面生长栅氧化层。 具体的，图4为图2所示实施例中在外延层表面形成栅氧化层的结构示意图。如 图4所示，在图3所示结构的表面生长栅氧化层13。栅氧化层13的厚度具体可以为1000 埃(A)。 S103,在栅氧化层的表面淀积多晶硅层。 具体的，图5为图2所示实施例中在栅氧化层表面形成多晶硅层的结构示意图。如 图5所不，在图4所不结构的表面淀积多晶娃层14。多晶娃层14的厚度具体可以为6000~ 7000 埃（A)。 S104,对目标槽区内的多晶硅层进行刻蚀，露出栅氧化层。 具体的，图6为图2所示实施例中对多晶硅层进行刻蚀处理的结构示意图。如图 6所示，在图5所示结构的基础上对多晶硅层14进行刻蚀。具体可以通过光刻的方式对光 刻板目标槽区内的多晶硅层14进行刻蚀，露出栅氧化层13,保留下来的多晶硅层14作为垂 直双扩散金属氧化物半导体场效应管的栅极。 S105,利用多晶硅层被刻蚀区域作屏蔽，进行第二导电类型的体区的注入。 具体的，图7为图2所示实施例中在外延层中形成体区的结构示意图。如图7所 示，在图6所示结构的基础上进行第二导电类型的体区15的注入。具体可以利用多晶硅层 14被刻蚀区域作屏蔽，采用自对准方式将第二导电类型(例如P型）的体区15经栅氧化层 13注入至第一导电类型(例如N型）的外延层12中。现有技术中，通过在此步骤增加体区 15的注入剂量，来解决器件漏源软击穿的问题。 S106,对第二导电类型的体区进行驱入。 具体的，图8为图2所示实施例中对体区进行驱入处理的结构示意图。如图8所 示，在图7所示结构的基础上对第二导电类型的体区15进行驱入。具体可以采用1KKTC~ 1150°C的高温将第二导电类型(例如P型）的体区15推至需要的深度(包括横向和纵向）。 现有技术中，通过在此步骤增加体区15的驱入时间，来解决器件漏源软击穿的问题。 S107,进行第一导电类型的源区的注入。 具体的，图9为图2所示实施例中在体区中形成源区的结构示意图。如图9所示， 在图8所示结构的基础上进行第一导电类型的源区16的注入。具体可以将第一导电类型 (例如N型）的源区16经栅氧化层13注入至第二导电类型(例如P型）的体区15中。...
【技术保护点】
一种垂直双扩散金属氧化物半导体场效应管的制造方法，其特征在于，包括：在氮化硅层表面淀积绝缘层；在设定温度下对所述绝缘层进行回流处理，所述设定温度小于漏源软击穿的阈值温度。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘竹，张立荣，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。